《首个打破物理极限的1nm晶体管诞生》

  • 来源专题:集成电路
  • 编译者: tengfei
  • 发布时间:2016-10-24
  • 据外媒报道,劳伦斯伯克利国家实验室的一个团队打破了物理极限,将现有最精尖的晶体管制程从14nm缩减到了1nm。

    晶体管的制程大小一直是计算技术进步的硬指标。晶体管越小,同样体积的芯片上就能集成更多,这样一来处理器的性能和功耗都能会获得巨大进步。多年以来,技术的发展都在遵循摩尔定律,即当价格不变时,集成电路上可容纳的元器件的数目,约每隔18-24个月便会增加一倍,性能也将提升一倍。换言之,每一美元所能买到的电脑性能,将每隔18-24个月翻一倍以上。眼下,我们使用的主流芯片制程为14nm,而明年,整个业界就将开始向10nm制程发展。

    不过放眼未来,摩尔定律开始有些失灵了,因为从芯片的制造来看,7nm就是物理极限。一旦晶体管大小低于这一数字,它们在物理形态上就会非常集中,以至于产生量子隧穿效应,为芯片制造带来巨大挑战。因此,业界普遍认为,想解决这一问题就必须突破现有的逻辑门电路设计,让电子能持续在各个逻辑门之间穿梭。

    此前,英特尔等芯片巨头表示它们将寻找能替代硅的新原料来制作7nm晶体管,现在劳伦斯伯克利国家实验室走在了前面,它们的1nm晶体管由纳米碳管和二硫化钼(MoS2)制作而成。MoS2将担起原本半导体的职责,而纳米碳管则负责控制逻辑门中电子的流向。不过这一研究还停留在初级阶段,毕竟在14nm的制程下,一个模具上就有超过10亿个晶体管,而要将晶体管缩小到1nm,大规模量产的困难有些过于巨大。不过,这一研究依然具有非常重要的指导意义,新材料的发现未来将大大提升电脑的计算能力。

相关报告
  • 《氮化镓晶体管的单片光电集成》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-12-22
    • 根据《IEEE电子器件快报》,南京邮电大学首次将发光二极管(LED)和增强型金属氧化物半导体场效应晶体管(MOSFET)集成到硅基氮化镓(GaN)外延晶片上。该研究小组还展示了MOSFET在同一平台上控制氮化铟镓(InGaN)LED的能力。研究人员希望这种单片式光学电子集成电路(OEIC)可以实现智能照明、显示器和可见光通信(VLC)之类的应用。 硅衬底III型氮化物结构包括一个250nm InGaN / GaN多量子阱(MQW)层,该层夹在n型和p型GaN之间,用于发光二极管中,晶片的直径为2英寸,厚300μm。使用n-GaN作为源极和漏极形成晶体管,而沟道穿过未掺杂的GaN层。绝缘层和栅极电介质由100nm二氧化硅(SIO2)组成。通道长度为20μm,凹环中心的半径为135μm。蚀刻去除p-GaN和InGaN / GaN层。使用PECVD施加SiO2并通过反应离子蚀刻进行图案化。 在1V漏极偏置下,亚阈值行为非常差,研究人员希望通过四甲基氢氧化铵(TMAH)或氟处理来改善亚阈值行为,以减少凹槽侧壁的表面粗糙度。相比之下,阈值电压为6.01V,峰值跨导为3.78μS/ mm,导通电阻为7.96Ω-m,漏极偏压为0.1V。栅极和漏极泄漏电流分别为120nA / mm(0V漏极,12V栅极)和5μA/ mm(5V漏极,0V栅极)。 在直流测试中,在12V栅极电势下的最小导通电阻为5Ω-m。该团队评论说:“尽管与一些已发布的基于GaN的FET相比,其输出电流相对较低,但MOSFET仍可以满足众多低功耗应用的要求,尤其是用于电流从几微安到几百微安的微型LED。”
  • 《硅基高频铟铝氮化物势垒层晶体管》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-10-12
    • 美国特拉华大学宣布记录了基于硅衬底的InAlN/GaN 高电子迁移率晶体管(HEMT)的射频(RF)性能。据研究人员称,该器件还展示了其直流(DC)特性,例如低栅极泄漏、高导通/截止电流比和亚阈值摆幅。 在(111)上进行MOCVD,得到外延结构具有2μm的未掺杂GaN缓冲层、4nm的背势垒、15nm的GaN沟道、1nm的AlN中间层、8nm的晶格结构匹配的In0.17Al0.83N势垒和一个2nm的GaN帽盖。霍尔测量得出的二维电子气(2DEG)通道中的薄层电子浓度和电子迁移率值分别为2.28x1013cm2/V·s和1205cm2/V·s。氧等离子体处理将开/关电流比(Ion / Ioff)提高了大约两倍,达到1.58x106。另一个好处是将亚阈值摆幅(SS)从76mV /十倍降低到65mV /十倍。 在硅上使用20nm氮化铝镓(AlGaN)势垒HEMT可以获得更高的Ig和Ioff值,两者均为10-12A / mm。所得的Ion / Ioff为2.5x1011。较薄的InAlN的势垒的好处之一是可以更好地静电控制通道中的电流,从而减少短通道效应(SCE)。InGaN背势垒减少了电流泄漏到缓冲层中的损失,并改善了载流子对GaN沟道区域的限制。 该团队InAlN-HEMT的最大漏极电流为1.26A / mm,这也得到了类似的硅制器件的改进,该器件具有非常小的300nm源极-漏极间隙(2.66A / mm)。团队的HEMT的2μm较大的间隙自然会增加导通电阻。 RF测量在1-65GHz范围内进行,考虑到寄生因素,使用-20dB /十倍频外推法将当前增益截止(fT)提取为200GHz。漏极偏置为10V,栅极电势设置为-3V。最大振荡/功率增益(fmax)为33GHz,这归因于矩形门高电阻的损耗。 截止栅极长度乘积(fTxLg)为16GHz-μm。研究人员将其与162GHz fT和110nm Lg在SiC –17.8GHz-μm上获得的最佳结果进行了比较。fTxLg在所有报道的硅基GaN HEMT上达到最高值,并在Lg nm 100nm的SiC / Si GaN HEMT中创下新纪录。