《硅基高频铟铝氮化物势垒层晶体管》

  • 来源专题:集成电路
  • 编译者: Lightfeng
  • 发布时间:2019-10-12
  • 美国特拉华大学宣布记录了基于硅衬底的InAlN/GaN 高电子迁移率晶体管(HEMT)的射频(RF)性能。据研究人员称,该器件还展示了其直流(DC)特性,例如低栅极泄漏、高导通/截止电流比和亚阈值摆幅。

    在(111)上进行MOCVD,得到外延结构具有2μm的未掺杂GaN缓冲层、4nm的背势垒、15nm的GaN沟道、1nm的AlN中间层、8nm的晶格结构匹配的In0.17Al0.83N势垒和一个2nm的GaN帽盖。霍尔测量得出的二维电子气(2DEG)通道中的薄层电子浓度和电子迁移率值分别为2.28x1013cm2/V·s和1205cm2/V·s。氧等离子体处理将开/关电流比(Ion / Ioff)提高了大约两倍,达到1.58x106。另一个好处是将亚阈值摆幅(SS)从76mV /十倍降低到65mV /十倍。

    在硅上使用20nm氮化铝镓(AlGaN)势垒HEMT可以获得更高的Ig和Ioff值,两者均为10-12A / mm。所得的Ion / Ioff为2.5x1011。较薄的InAlN的势垒的好处之一是可以更好地静电控制通道中的电流,从而减少短通道效应(SCE)。InGaN背势垒减少了电流泄漏到缓冲层中的损失,并改善了载流子对GaN沟道区域的限制。

    该团队InAlN-HEMT的最大漏极电流为1.26A / mm,这也得到了类似的硅制器件的改进,该器件具有非常小的300nm源极-漏极间隙(2.66A / mm)。团队的HEMT的2μm较大的间隙自然会增加导通电阻。

    RF测量在1-65GHz范围内进行,考虑到寄生因素,使用-20dB /十倍频外推法将当前增益截止(fT)提取为200GHz。漏极偏置为10V,栅极电势设置为-3V。最大振荡/功率增益(fmax)为33GHz,这归因于矩形门高电阻的损耗。

    截止栅极长度乘积(fTxLg)为16GHz-μm。研究人员将其与162GHz fT和110nm Lg在SiC –17.8GHz-μm上获得的最佳结果进行了比较。fTxLg在所有报道的硅基GaN HEMT上达到最高值,并在Lg nm 100nm的SiC / Si GaN HEMT中创下新纪录。

相关报告
  • 《硅基铟镓砷量子阱晶体管》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-03-31
    • 瑞士的IBM Research宣布称硅基射频III-V金属氧化物半导体场效应晶体管(MOSFET)的高频截止值最高,并且他们的设备优于最先进的硅RF-CMOS。 研究人员使用由磷化铟阻挡层定义的铟镓砷(InGaAs)量子阱(QW)通道,减少了边界陷阱对测量频率范围内跨导的影响。 使用直接晶圆键合将QW沟道材料集成在硅基掩埋氧化物(BOX)上,其中氧化硅上的硅层不是有意掺杂的。替代金属栅极制造工艺始于沉积非晶硅伪栅极。氮化硅用于源极/漏极间隔,使用原子层沉积(ALD)和反应离子蚀刻的组合实现间隔物形成。用于接触延伸的空腔由受控氧化和蚀刻的“数字”循环形成。数字蚀刻还从源极/漏极接触区域移除了顶部InP阻挡层。通过金属有机化学气相沉积(MOCVD)用n-InGaAs填充接触延伸腔。然后移除伪栅极并用氧化铝和二氧化铪高k栅极绝缘体以及氮化钛和钨栅极金属层代替。 20nm栅长MOSFET的输出电导比没有顶部InP屏障的参考器件高50%。顶部屏障的存在消除了半导体/栅极氧化物界面处的缺陷散射。当栅极长度为120nm时,QW MOSFET的峰值跨导比参考器件的峰值跨导大300%。在20nm的短栅极长度下,改善降低至60%。QW通道的有效移动性为1500cm2 / V-s,而没有顶部InP屏障的通道的有效移动性为500cm2 / V-s。研究人员评论说:“这种差异是因为使用QW减少了氧化物界面陷阱和表面粗糙度散射。” 20nm栅极长度MOSFET的截止频率(ft)为370GHz,最大振荡(fmax)为310GHz。该装置具有两个4μm宽的门指从中心杆分支。这些值代表了硅片上III-V MOSFET报告的最高组合ft和fmax。
  • 《p型铝钛氧化物(AlTiO)栅极氮化镓晶体管的正阈值》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-05-19
    • 印度理工学院声称在使用p型铝钛氧化物(AlTiO)栅极绝缘材料条件下,首次实现了氮化铝镓/氮化镓(AlGaN / GaN)高电子迁移率晶体管(HEMT)在增强模式(e模式)下工作。并称实验中使用p型AlTiO的高电子迁移率晶体管(HEMT)的ON-state性能很好,与目前最佳报告结果相当。 金属氧化物半导体(MOS)栅极叠层结合了氧化钛的高k介电特性(k大于60)和由氧化铝掺杂(k~9)提供的p型特性。简单的GaN HEMT是耗尽模式,并且需要特殊的额外处理来将阈值电压推向正方向以提供增强模式,通常是关闭性能。在栅极下方放置诸如镁掺杂的p-GaN的p型材料是一种用于移动到增强型器件的方法。与肖特基栅极HEMT相比,高k电介质可提高栅极下电流的静电控制,同时具有更尖锐的导通(低亚阈值摆幅),同时减少栅极泄漏。 通过使栅极凹陷来减小势垒使得能够获得正阈值电压。屏障厚度为8nm时,阈值为+ 0.5V。得到的晶体管以增强模式工作,器件处于OFF状态,栅极电位为0V。更薄的屏障还改善了通道控制,降低了关断状态电流(降低了100倍),并且在73mV /十倍频率下降低了亚阈值摆幅。 具有优化的p-氧化物和不同的阻挡层厚度的HEMT的传输特性,当栅极下的势垒厚度缩放时,阈值(VTH)从负值变为正值。漏极电流-栅极电压双扫描的阈值电压滞后分别为~30mV和~40mV,漏极偏压分别为0.1V和15V。