《英特尔发布基于CMOS工艺集成12个硅自旋量子比特的量子芯片Tunnel Falls》

  • 来源专题:集成电路
  • 编译者: 李衍
  • 发布时间:2023-06-16
  • 6月15日,英特尔官网宣布推出了一款全新的量子芯片Tunnel Falls,该芯片集成了12个硅自旋量子比特,旨在进一步探索量子计算的实用性以应对重大挑战。这是英特尔向研究界发布的第一款硅自旋量子比特芯片设备。它基于300 毫米晶圆制造,利用了英特尔最先进的晶体管工业制造能力,如极紫外光刻(EUV)以及栅极和接触孔处理技术。目前,英特尔正在与马里兰大学的物理科学实验室( Laboratory for Physical Sciences )、帕克分校量子合作研究中心(College Park’s Qubit Collaboratory)合作,以推进量子计算研究。

    在硅自旋量子位中,信息(0/1)编码在单个电子的自旋(上/下)中。每个量子位器件本质上都是一个单电子晶体管,这使得英特尔能够利用类似于标准CMOS(互补金属氧化物半导体)逻辑的生产工艺来制造它。英特尔认为,相比其他量子比特技术,硅自旋量子比特具有优势,因为它可以利用先进的晶体管类似的制造技术。硅自旋量子比特的尺寸与一个晶体管相似,约为50 x 50纳米,比其他类型的量子比特小了100万倍,有望更快实现量产。

    Tunnel Falls的良率达到了95%,实现了与CMOS逻辑制程接近的电压均匀性。此外,每块晶圆上可以实现超过24000个量子点。Tunnel Falls能够形成4到12个量子比特,并且这些量子比特可以相互隔离或同时操控。

    未来,英特尔将继续努力提升Tunnel Falls的性能,并将其与英特尔量子软件开发工具包(SDK)整合,以便将其纳入英特尔的量子计算堆栈中。基于Tunnel Falls的制造经验,英特尔已经开始研发下一代量子芯片,并计划于2024年推出。

    原文链接:https://www.intel.com/content/www/us/en/newsroom/news/quantum-computing-chip-to-advance-research.html#gs.0rw4n2


  • 原文来源:https://www.eenewseurope.com/en/intel-shows-mass-produced-12qbit-cmos-quantum-chip/
相关报告
  • 《英特尔7nm工艺芯片再次推迟发布》

    • 来源专题:集成电路
    • 编译者:shenxiang
    • 发布时间:2020-07-26
    • 英特尔近日称超高速芯片的研发进度落后,未来几代CPU将采用的7纳米芯片技术的进度再次推迟,目前这项技术的进度较内部目标落后大约12个月。 英特尔的“Ponte Vecchio”数据中心图形芯片意在与英伟达相竞争,但要到2021年末或2022年初才会发布,可能采用外部芯片工厂。英特尔用于个人电脑的首款7纳米芯片要到2022年末或2023年初才会面世。首款7纳米数据中心处理器芯片要到2023年上半年才能发货。 英特尔在突破14nm技术后,10nm进展缓慢,直到近期才突破,首款10nm桌面芯片要到2021年才能发布。而竞争对手AMD、英伟达等早已借助台积电的7nm技术,实现了追赶或赶超,三星也已进入到5nm时代。 台积电更是把业界最先进的晶圆制造工艺推进到了5nm,3nm、2nm也在稳步推进中。 因晶圆制造工艺的步步落后,英特尔已经失去了领衔先机,随着7nm工艺的再度推迟,英特尔未来面对的不利局势可想而知。 此前因10nm工艺的数度推迟,已导致英特尔从全球最大市值半导体公司步步跌落,先后被三星、台积电、英伟达赶超;随着未来在工艺领域的继续落后,英特尔仍将面临更多的挑战。 近日有消息传言称,为扭转工艺落后的不利局面,英特尔可能会选择寻求代工之路。 另外,全球主要晶圆制造企业中,格罗方德已经放弃了7nm及以下制程工艺的研发;联电也不再就12nm及以下先进制程展开追逐。 目前仍对先进制程工艺发起冲击的,除了台积电、三星,就仅剩中芯国际和英特尔,其中又数中国大陆的中芯国际技术暂时落后于其他几家公司。 晶圆制造行业技术瓶颈日益凸显,也昭示了摩尔定律正在加速失效。
  • 《英特尔宣布成立集成光电研究中心》

    • 来源专题:光电情报网信息监测服务平台
    • 编译者:husisi
    • 发布时间:2021-12-15
    • 英特尔研究院近期成立了英特尔®面向数据中心互连的集成光电研究中心。该中心的使命是加速光互连输入/输出(I/O)技术在性能扩展和集成方面的创新,专注于光电子技术和器件、CMOS电路和链路架构,以及封装集成和光纤耦合。 英特尔资深首席工程师,英特尔研究院PHY 研究实验室主任James Jaussi表示:“在英特尔研究院,我们坚信单一机构不能将所有必要的创新都成功转化为研究现实。通过与全美国的一些顶尖科学家合作,英特尔正为面向下一代计算互连的集成光电发展打开大门。我们期待与这些科研人员密切合作,共同探索如何克服即将到来的性能障碍。” 随着服务器间的数据移动不断增加,对当下的网络基础架构能力提出了全新挑战。行业正在迅速接近电气I/O性能的实际极限。随着需求的持续增长,电气I/O的功耗性能调节无法保持同步增长,很快将限制用于计算运行的功率。这一性能障碍可以通过集成计算芯片和光互连I/O来克服,这也是英特尔集成光电研究中心的重点工作之一。 英特尔近期展示了集成光电关键构建模块的技术进展。光的产生、放大、检测、调制、CMOS接口电路和封装集成是实现所需的性能以取代电气成为主要的高带宽封装外接口的关键。 此外,光互连I/O有望在可达性、带宽密度、功耗和延迟等关键性能指标上显著优于电气I/O。在多个前沿领域的进一步创新来同时提升光学性能、降低功率和成本也是必不可少的。 关于研究中心:英特尔面向数据中心互连的集成光电研究中心汇集了多所大学和世界知名的科研人员,共同加速光互连输入/输出(I/O)技术在性能扩展和集成方面的创新,其研究愿景是探索技术扩展的路径,以满足未来十年及之后对能效和带宽性能的要求。 英特尔深知学术是技术创新的核心,并致力于促进全球领先学术机构的科研创新。集成光电研究中心的成立反映了英特尔致力于与学术界合作开发新的先进技术,从而进一步推动计算的发展。 参加该研究中心的科研人员包括: John Bowers,加州大学圣巴巴拉分校 研究项目:硅上异质集成量子点激光器 项目说明:加州大学圣巴巴拉分校的团队将研究砷化铟(InAs)量子点激光器与传统硅光子的集成问题。该项目的目标是阐明单频和多波长光源的预期性能和设计参数。 Pavan Kumar Hanumolu,伊利诺伊大学厄巴纳-香槟分校 研究项目:通过双二进制信号和波特率时钟恢复实现的低功耗光收发器。 项目说明:该项目将使用新型跨阻抗放大器和波特率时钟和数据恢复架构来开发超低功耗、高灵敏度的光接收器。光收发模块原型机将采用22纳米CMOS工艺实现,展现出超高的抖动容限和出色的能效。 Arka Majumdar,华盛顿大学 研究项目:用于高带宽数据通信的非易失性可重构光交换网络 项目说明:华盛顿大学的团队将使用新兴的硫族化合物相变材料研究低损耗、非易失性电气可重构硅光子交换机。与现有的可调机制不同,开发出的交换机将保持其状态,允许零静态功耗消耗。 Samuel Palermo,德克萨斯农工大学 研究项目:用于数据中心互连的Sub-150fJ/b光收发器 项目说明:该项目将为大规模并行、高密度和高容量光互连系统开发高能效的光收发器电路,其目标是通过在收发器中采用动态电压频率缩放、低摆幅电压模式驱动器、具有紧密集成光电检测器的超灵敏光接收器和低功率光器件调谐环路来提高能效。 Alan Wang,俄勒冈州立大学 研究项目:由高迁移率透明导电氧化物驱动的0.5V硅微型环调制器 项目说明:该项目旨在通过硅MOS电容器与高迁移率Ti:In2O3之间的异构集成开发一种低驱动电压、高带宽的硅微型环谐振器调制器(MRM)。该器件有望克服光发射器的能效瓶颈,并且可能共同封装在未来的光I/O系统中。 Ming Wu,加州大学伯克利分校 研究项目:硅光子的晶圆级光学封装 项目说明:加州大学伯克利分校的团队将开发集成波导透镜,该透镜具有实现低损耗和高容差光纤阵列的非接触式光学封装的潜力。 S.J. Ben Yoo,加州大学戴维斯分校 研究项目:无热且节能的可扩展大容量硅光子收发器 项目说明:加州大学戴维斯分校的团队将开发极度节能的无热硅光子调制器和谐振光电检测器光集成电路,150 fJ/b能效和16 Tb/s/mm I/O密度下,其容量可扩展至40 Tb/s。为实现这一目标,该团队还将开发一种全新的3D封装技术,用于垂直整合光子和电子集成电路,其互连密度为每平方毫米10,000个焊盘。