《南京大学和清华大学合作开发出基于铁电场效应晶体管和原子薄MoS2的双工器件结构通道》

  • 来源专题:集成电路
  • 编译者: 李衍
  • 发布时间:2023-03-29
  • 现代人工智能(AI)依靠中央云来处理边缘设备生成的数据,但这种云边缘分离模型并不节能。开发具有训练和推理合一(training-and-inference-in-one, TIIO)架构的原位机器学习硬件是边缘智能的最终目标。TIIO提供了数据安全性、实时处理和带宽的优势,但由于边缘资源有限,它需要极高的能源和面积效率。最近,基于非易失性存储器(NVM)的内存计算已成为边缘智能有前途的解决方案。然而,使用单个NVM技术同时执行训练和推理一直具有挑战性,因为大多数NVM缺乏较大的内存可调性属性,从而阻止了同时满足训练和推理要求的通用内存计算架构。

    南京大学和清华大学合作报道了一种基于铁电场效应晶体管和原子薄MoS2的双工器件结构通道,并实现用于原位学习的通用内存计算架构[1]。通过利用铁电能量的可调性,双工构建块表现出整体出色的性能,耐久性(>1013)、保持力(>10年)、速度(4.8 ns)和能耗(22.7 fJ?bit–1?μm–2)。

    研究团队使用双晶体管一双工铁电场效应晶体管单元阵列(two-transistors-one-duplex ferroelectric field-effect transistor cells)实现了硬件神经网络,并在原位训练权重的非线性定位任务中实现99.86%的准确率。仿真结果表明,在显著提高能效的情况下,所提出的器件架构可以达到与图形处理单元相同的性能水平。该器件核心还可以通过三维异构集成与硅电路相结合,为通用边缘智能提供硬件解决方案。


    [1] Hongkai Ning, Zhihao Yu, Qingtian Zhang, et al. An in-memory

    computing architecture based on a duplex two-dimensional material structure for

    in situ machine learning [J]. Nature Nanotechnology, 2023, https://www.nature.com/articles/s41565-023-01343-0



  • 原文来源:https://www.nature.com/articles/s41565-023-01343-0
相关报告
  • 《美韩合作开发出一种制造晶圆级过渡金属二硫化物场效应晶体管的方法》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2023-01-31
    • 过渡金属二硫化物(TMD)是一种基于过渡金属和硫属元素的化合物,具有良好的电子和机械性能,目前在基础材料和器件开发方面取得了不少重要进展。二维(2D)材料与不同衬底(包括金属、绝缘体和其他二维材料)之间的界面特性是决定二维场效应晶体管(FET)性能和可靠性的关键。由于2D TMD材料和基板界面处的黏附能力(interfacial adhesion energy,IAE)较弱,且传统的光刻工艺(如:光化学反应和化学蚀刻)往往会损坏原子薄材料,在整个晶圆上实现可靠的器件集成仍然是一个挑战,2D TMD尚未被用于大规模制造晶体管。 韩国三星电子和美国芝加哥大学的研究团队开发出一种制造方法,可以在晶圆级尺度上可靠地集成基于TMD的场效应晶体管。研究团队表明2D材料和不同基材之间的IAE值可以使用四点弯曲法(four-point bending method)进行量化,并开发了用于图案化MoS2的黏附光刻工艺。新方法基于光刻技术,是一种在不同材料样品之间形成纳米级间隙的创新技术。研究人员使用这种方法在六英寸晶圆上制造了超过10000个?MoS2 FET,产率约为100%。 未来研究人员将进一步完善和改进该制造方法,以实现TMD基FET的大规模制造。 论文信息:Van Luan Nguyen, Minsu Seol, Junyoung Kwon, et al. Wafer-scale integration of transition metal dichalcogenide field-effect transistors using adhesion lithography [J]. Nature Electronics, 2022. https://www.nature.com/articles/s41928-022-00890-z
  • 《美国宾夕法尼亚大学开发出后端兼容的铁电场效应晶体管》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2023-05-25
    • 垂直堆叠、密集、高效和紧密集成的存算一体架构因可克服数据存储和处理瓶颈而备受关注。与传统计算存储器体系结构相比,在前道(front end of line,FEOL)工艺直接垂直堆叠存储器阵列可以在面密度和能效方面提供巨大优势并降低延迟。在单个处理单元级别上,这种方案需要快速、可靠和低能耗的非易失性存储器(NVM)且容易实现晶体管集成,从而推动了与后道工序(back-end-of-line,BEOL)兼容的材料和设备的需求。因此,NVM器件和硅基CMOS逻辑器件的单片式三维(monolithic three-dimensional, M3D)集成是可行的技术路径。 随着HfxZr1-xO2(HZO)等铁电材料不断发展,铁电场效应晶体管(FE-FET)因其可进行无损读取操作的特性,被视为M3D集成中最有前途、最紧凑、最节能的NVM候选者之一。 美国宾夕法尼亚大学的研究团队利用二硫化钼(MoS2)沟道和铝钪氮(AlScN)铁电材料,通过晶圆级可扩展工艺制备了后端兼容的铁电场效应晶体管(FE-FETs)[1]。在约80nm沟道长度下,实验展示了记忆窗口大于7.8V、开关比大于107、导通电流密度大于250μA/um的超大阵列铁电场效应晶体管,并显示出长达10年的稳定保持力。该研究成果为二维半导体存储器与硅基CMOS逻辑器件的三维异质集成技术开辟了一条新道路。 [1] Kwan-Ho Kim, Seyong Oh, Merrilyn Mercy Adzo Fiagbenu, et al. Scalable CMOS back-end-of-line-compatible AlScN/two-dimensional channel ferroelectric field-effect transistors, Nature Nanotechnology, 2023. https://www.nature.com/articles/s41565-023-01399-y