垂直堆叠、密集、高效和紧密集成的存算一体架构因可克服数据存储和处理瓶颈而备受关注。与传统计算存储器体系结构相比,在前道(front end of line,FEOL)工艺直接垂直堆叠存储器阵列可以在面密度和能效方面提供巨大优势并降低延迟。在单个处理单元级别上,这种方案需要快速、可靠和低能耗的非易失性存储器(NVM)且容易实现晶体管集成,从而推动了与后道工序(back-end-of-line,BEOL)兼容的材料和设备的需求。因此,NVM器件和硅基CMOS逻辑器件的单片式三维(monolithic
three-dimensional, M3D)集成是可行的技术路径。
随着HfxZr1-xO2(HZO)等铁电材料不断发展,铁电场效应晶体管(FE-FET)因其可进行无损读取操作的特性,被视为M3D集成中最有前途、最紧凑、最节能的NVM候选者之一。
美国宾夕法尼亚大学的研究团队利用二硫化钼(MoS2)沟道和铝钪氮(AlScN)铁电材料,通过晶圆级可扩展工艺制备了后端兼容的铁电场效应晶体管(FE-FETs)[1]。在约80nm沟道长度下,实验展示了记忆窗口大于7.8V、开关比大于107、导通电流密度大于250μA/um的超大阵列铁电场效应晶体管,并显示出长达10年的稳定保持力。该研究成果为二维半导体存储器与硅基CMOS逻辑器件的三维异质集成技术开辟了一条新道路。
[1] Kwan-Ho Kim, Seyong Oh, Merrilyn Mercy Adzo Fiagbenu, et al. Scalable
CMOS back-end-of-line-compatible AlScN/two-dimensional channel ferroelectric
field-effect transistors, Nature Nanotechnology, 2023. https://www.nature.com/articles/s41565-023-01399-y