《美韩合作开发出一种制造晶圆级过渡金属二硫化物场效应晶体管的方法》

  • 来源专题:集成电路
  • 编译者: 李衍
  • 发布时间:2023-01-31
  • 过渡金属二硫化物(TMD)是一种基于过渡金属和硫属元素的化合物,具有良好的电子和机械性能,目前在基础材料和器件开发方面取得了不少重要进展。二维(2D)材料与不同衬底(包括金属、绝缘体和其他二维材料)之间的界面特性是决定二维场效应晶体管(FET)性能和可靠性的关键。由于2D TMD材料和基板界面处的黏附能力(interfacial adhesion energy,IAE)较弱,且传统的光刻工艺(如:光化学反应和化学蚀刻)往往会损坏原子薄材料,在整个晶圆上实现可靠的器件集成仍然是一个挑战,2D TMD尚未被用于大规模制造晶体管。

    韩国三星电子和美国芝加哥大学的研究团队开发出一种制造方法,可以在晶圆级尺度上可靠地集成基于TMD的场效应晶体管。研究团队表明2D材料和不同基材之间的IAE值可以使用四点弯曲法(four-point bending method)进行量化,并开发了用于图案化MoS2的黏附光刻工艺。新方法基于光刻技术,是一种在不同材料样品之间形成纳米级间隙的创新技术。研究人员使用这种方法在六英寸晶圆上制造了超过10000个?MoS2 FET,产率约为100%。

    未来研究人员将进一步完善和改进该制造方法,以实现TMD基FET的大规模制造。


    论文信息:Van Luan Nguyen, Minsu Seol, Junyoung Kwon, et al. Wafer-scale integration of transition metal dichalcogenide field-effect transistors using

    adhesion lithography [J]. Nature Electronics, 2022. https://www.nature.com/articles/s41928-022-00890-z



  • 原文来源:https://www.nature.com/articles/s41928-022-00890-z
相关报告
  • 《过渡金属二硫化物的界面铁电性》

    • 来源专题:中国科学院文献情报制造与材料知识资源中心—领域情报网
    • 编译者:冯瑞华
    • 发布时间:2022-01-24
    • 麻省理工学院Pablo Jarillo-Herrero教授课题组,报道了一类新的纳米厚度的二维铁电半导体,其中单个组分分别为非铁电单层过渡金属二硫化物(TMDs),即WSe2,MoSe2,WS2和MoS2。通过将两个相同的单层TMD平行叠加,得到了具备电学反转特性的菱面体堆叠构型,其面外极化被面内滑动翻转。用压电力显微镜观察到了莫尔(moiré )铁电畴和电场诱导的畴壁运动,可以制备近似平行堆积的双层膜。此外,通过在铁电场晶体管的几何结构中使用近邻的石墨烯电子传感器,这项研究量化了铁电体内置的层间电势,与第一性原理计算很好地吻合。这四种新型TMD的半导体铁电性为研究铁电性与其丰富的电学和光学性质之间的相互作用开辟了可能。相关论文以题为“Interfacial ferroelectricity in rhombohedral-stacked bilayer transition metal dichalcogenides”发表在Nature Nanotechnology上。
  • 《韩国科学技术学院开发超低功耗黑磷隧道场效应晶体管 》

    • 来源专题:后摩尔
    • 编译者:shenxiang
    • 发布时间:2020-03-10
    • [据半导体摘要网站2020年2月21日报道] 韩国科学技术学院物理系教授Sungjae Cho领导的研究小组开发出了一种厚度可控的黑磷隧道场效应晶体管(TFET),该晶体管开关功耗比传统互补金属氧化物半导体(CMOS)晶体管低10倍,待机功耗低10000倍。 研究小组表示,黑磷隧道场效应晶体管能够取代传统CMOS晶体管,特别是解决了隧道场效应晶体管运行速度和性能问题,为延续摩尔定律铺平了道路。 在上个月发表在《自然-纳米技术》杂志上的一项研究中,Cho教授的团队报告了一种天然的异质结隧道场效应晶体管,其黑磷层厚度可随空间变化而不存在界面问题。该晶体管在高导通电流下创造了最低的平均亚阈值摆幅,使得TFET能够像传统的CMOS晶体管一样快速工作,并且具有更低功耗。 Cho教授表示:“ 我们成功地开发出了第一个符合快速、低功耗开关基本标准的晶体管,它解决TFET性能下降的主要问题,可以取代CMOS晶体管。” 晶体管尺寸的不断缩小是当今信息技术成功发展的关键。然而,随着摩尔定律因功耗增加而达到极限,迫切需要开发新的替代晶体管设计。 随着晶体管尺寸的进一步微缩,降低开关和待机功耗,就必须克服亚阈值摆幅的热电子极限,即亚阈值范围内每十倍电流增加所需的电压。为了减少CMOS电路的开关和待机功率,降低晶体管的亚阈值摆幅至关重要。 然而,由于热载流子注入的影响,CMOS晶体管中存在60 mV/dec的固有亚阈值摆幅极限。《国际器件与系统路线图》预测,将来需采用CMOS以外的新材料新结构来应对晶体管的缩放挑战。特别是,TFET被认为可以作为CMOS晶体管的主要替代物,因为TFET的亚阈值摆幅可降低至60 mV/dec以下。TFET的运行通过量子隧穿实现,这不会像CMOS晶体管一样因热注入而限制亚阈值摆幅。 特别是,异质结TFET在低亚阈值摆幅和高导通电流方面具有重要的应用前景。高导通电流对晶体管的快速运行至关重要,因为低电流条件下将器件充电到开启状态需要更长的时间。与理论预期不同的是,由于异质结中的界面问题,先前开发的异质结TFET显示出比CMOS晶体管低100-100000倍的通态电流(100-100000倍的运行速度)。界面问题阻碍了低功耗TFET替代CMOS晶体管。 Cho教授表示:“我们已经首次展示了针对快速和超低功耗运行的TFET优化,这对于替代用于低功耗应用的CMOS晶体管至关重要。很高兴扩展摩尔定律,该定律最终可能会影响生活和社会的几乎各个方面。”本研究由韩国国家研究基金会资助。