《NYU最新研发技术推动2D半导体材料行业应用》

  • 来源专题:集成电路
  • 编译者: shenxiang
  • 发布时间:2020-08-01
  • 近来,二维(2D)半导体作为一种新型材料正在引起人们的关注,其大小与一个原子的厚度相当。理论上来说,2D材料在电子和光电子工业以及物联网设备中有着光明的应用前景。任何手机、电脑、电子设备,甚至太阳能电池,都是由相同的基本电子元件,即二极管组成的。二极管的核心基础p-n结的纳米制备一直是个未解决的挑战,这也是阻碍2D材料得到广泛应用的最主要因素之一。

    针对这个问题,纽约大学坦顿工程学院教授Elisa Riedo领导的一个国际研究小组调查人员于近日演示了一种全新的解决思路。这个方法利用热扫描探针光刻技术(t-SPL),在二硫化钼(MoS2)单原子层上形成p-n结。这篇名为“利用空间缺陷纳米技术在MOS 2中实现双极导电性”( Spatial defects nanoengineering for bipolar conductivity in MoS2 )的研究目前已发表在《自然通讯》杂志上。

    采用不同的掺杂工艺,通过扩散作用,将P型半导体与N型半导体制作在同一块半导体(通常是硅或锗)基片上,在它们的交界面就形成空间电荷区称为p-n结。Riedo和另一位电气与计算机工程教授avood Shahrjerdy发现,通过将t-SPL与缺陷纳米进行结合,能实现纳米级分辨率的MoS2双极掺杂,产生N型和P型传导。

    作为研究的一部分,研究团队将t-SPL(使用加热温度超过200摄氏度的探针)与流通式活性气体集成在一起,以实现对MoS2单分子层缺陷的局部热激活的独特纳米级控制。缺陷模式可以根据需要生成P型或N型导电性,这取决于在局部加热过程中使用的气体。利用x射线光电子能谱法、透射电子显微镜和密度泛函理论,研究团队从分子水平阐明了掺杂和缺陷的形成机理。

    除了纽约大学,这个国际团队还包括来自纽约城市大学(CUNY)、米兰理工大学(Politecnico di Milano)、伊利诺伊大学香槟分校(University of Illinois Urbana-Champaign)、宾夕法尼亚大学和意大利国家研究委员会(CNR)的研究人员。

    “在我们之前的研究中,我们发现t-SPL法要优于电子束光刻和其他在MoS2上形成金属电极的标准方法,这一进步也可以降低制造成本,因为t-SPL不需要标记或真空。”Riedo这样说道。

    随着在2D半导体双极掺杂领域的连续成功,t-SPL法能够推动行业利用2D材料制造功能晶体管器件,包括控制掺杂水平,这将极大促进材料科学和芯片设计发展。

相关报告
  • 《硒化铟扩大了2D结构材料的应用》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2020-01-19
    • 英国,西班牙和葡萄牙的研究人员发现,二维(2D)硒化铟(InSe)具有优先在平面内的红外发射,可能是由于于激子-束缚的电子-空穴对-偶极矩的面外取向引起的。这个发现会扩展2D光电的功能。 其他2D半导体往往具有激子,其偶极子直接在面内(IP),且发射方向指向半导体平面之外。平面内偶极子定向对于通过垂直结构将辐射耦合输出是理想的。然而,对于平面内光子波导电路,平面外取向更为有用。 这些材料的2D性质是通过从块状材料到逐渐变薄的层到单层(ML)来实现的。对厚90nm的InSe层上的光致发光(PL)的光的偏振和方向性的研究表明,激子发射的面外偶极分布为97%。实验的基材是硅上的105nm二氧化硅层。将薄片厚度减小到8nm,二维InSe的面外分布显示为95%。与90nm的薄片相比,从1.244eV发射的5meV的发射发生了蓝移。蓝移归因于2D量子限制增加了有效带隙。 研究人员还研究了MoSe2和WSe2,因为可能存在“灰色”平面激子,其状态分裂导致允许和禁止的跃迁。具有高NA(数值孔径)物镜的ML WSe2和WS2的低温PL测量表明,灰色激子对发射的PL信号有显着贡献,这使得这些半导体的低温PL并非仅来自于半导体。平面偶极子,但来自平面内和平面外偶极子的组合。但是,仍然没有定量,明确地确定灰色激子对W基TMD室温PL的贡献。实验表明,对于WSe2,室温下的面内贡献实际上是100%。
  • 《运用材料工程解决半导体行业技术拐点的挑战》

    • 来源专题:集成电路
    • 编译者:tengfei
    • 发布时间:2016-03-28
    • 今年,半导体行业将迎来几大重要的技术拐点。存储器制造商正逐步转向3D NAND技术,从而以更低的单位成本打造性能更出众、密度更高的存储设备。我们预计2016年所有主要存储器制造商都将实现3D NAND器件的批量生产。 由平面结构向3D NAND器件的过渡将带来一系列生产工艺上的新要求,促进了由材料所推动的芯片尺寸缩微,推升了对新材料、新工艺技术的需求。在这个背景下,对厚度和一致性能够进行精确的、原子级层到层控制的新型沉积和蚀刻设备,对于制造多层堆叠存储单元来说至关重要。此外,随着越来越多支持图案化和保形沉积的材料被用于构建复杂结构,材料的可选择性正成为一个必不可少的能力。 2016年下半年,我们预计逻辑芯片和晶圆代工厂的10nm 3D FinFET工艺将逐步实现量产。10nm平台是晶体管制造中的重要技术,能维持晶体管性能的提升,遵照摩尔定律不断增加存储密度,从而使下一代芯片设计成为现实。然而,由于极紫外(EUV)光刻工具尚未普及,目前实现这一技术拐点仍需依赖多重曝光技术才能克服当前光学光刻分辨率的瓶颈。在DRAM工艺由20纳米级向十几纳米过渡的过程中,多重曝光技术同样重要,因其能实现存储器件位密度的持续增加。尽管多重曝光技术支持元件的持续缩微,但其复杂的工艺对沉积和蚀刻的精度带来了更严格的要求。 随着芯片制造商竞相进入技术拐点,他们将不断增加对创新设备的投资。展望未来,我们预计2016年对半导体行业将是一个重要的转折点,几乎所有新建产能都将进入10nm/1Xnm时代。随着越来越多的材料被用于生产先进的元器件设计,我们预计选择性材料沉积和清除等尖端技术由于能在目标区域内有选择地清除或沉积材料,而不会触碰或损坏周围材料,有望在芯片制造中起到举足轻重的作用,最终使创建互联世界成为可能。 半导体行业的另一大重要趋势是芯片制造和消费重心逐渐转移到中国,这也为中国市场未来发展提供了巨大的机遇。尽管这同时也会为半导体行业带来许多挑战,但凭借强有力的政策护航和中央及地方政府的财政支持,加上“中国制造2025”战略的逐步落实,我们相信中国的半导体产业将迎来新一轮的发展契机。与此同时,中国也必须加快技术创新和人才储备,才能在全球集成电路的大舞台中扮演更加重要的角色。 作为半导体和平板显示设备的领先供应商,应用材料公司深耕中国市场已三十余年,致力于与客户共同推动中国集成电路行业的发展。公司将继续借助在材料工程领域的技术专长,通过不断的技术创新,帮助中国的集成电路产业实现可持续增长。为应对市场需求和行业发展趋势,应用材料公司也将与整个产业链的客户携手,培养世界一流的人才,来共同解决中国半导体产业进入新纪元后所面临的技术拐点挑战。