《台积电HPC芯片InFO等级晶圆级封装技术升级》

  • 来源专题:光电情报网信息监测服务平台
  • 编译者: husisi
  • 发布时间:2020-04-17
  • 即将于本周举行线上法人说明会的晶圆代工龙头台积电,在日前缴出2020年3月营收创下历史单月新高,累计首季营收将能优于预期的亮丽成绩之后,现在又传出在晶圆级封装技术上再有新的突破,也就是针对高效能运算(HPC)芯片推出InFO等级的系统单晶圆(System-on-Wafer,SoW)技术,能将HPC芯片在不需要基板及PCB情况下直接与散热模组整合在单一封装中。

    根据中国台湾媒体《工商时报》的报导,为了因应HPC市场的强劲需求,台积电除了持续扩增7纳米及5纳米等先进制程之外,也同步加码先进封装投资布局。

    其中,除了已经投资近10年、其为高端逻辑芯片量身打造,让芯片可以获得更大的存储器频宽,以帮助加速运算效率的CoWoS(基板上晶圆上芯片封装)制程之外,台积电2020年也藉由InFO的技术再升级,推出支援超高运算效能HPC芯片的SoW封装技术。

    报导表示,支援超高运算效能HPC芯片的SoW封装技术的最大特点就是将包括芯片阵列、电源供应、散热模组等整合,利用高达6层路线重分布(RDL)制程技术,将多颗芯片及电源分配功能连结,再将其直接贴合在散热模组上,如此就不需采用基板及PCB。而台积电过去针对手机芯片所开发的InFO封装技术,苹果的A系列处理器是InFO_PoP封装最大客户。

    报导进一步指出,自2017年起,台积电也开始将InFO_oS技术应用在HPC的芯片上,并进入量产。发展至今,预估2020年InFO_oS技术可有效的整合9颗芯片在同一芯片封装中。至于,应用在人工智能推论芯片的InFO_MS技术已经在2019年下半年认证通过,可支援1倍光罩尺寸中介层及整合HBM2存储器。

    事实上,近期因为新冠肺炎疫情的冲击,市场担忧其在需求力道减弱的情况下,客户将缩减订单量,进而影响台积电的接下来营运绩效,但是当前除了新的晶圆及封装技术推出,预计能有效拉抬HPC芯片客户的生产,以满足当前宅经济发酵情况下的服务器市场需求。

    此外,也有媒体报导,先前传出华为在下调市场需求,因而针对台积电尽情砍单的情况,目前其缺口已经被苹果追加量所填满,并不会影响接下来台积电的营运状况。因此,届时台积电能否持续缴出其亮眼的成绩,就有待本周线上法说会上台积电所释出的讯息而定。

相关报告
  • 《台积电先进封装技术再升级》

    • 来源专题:光电情报网信息监测服务平台
    • 编译者:husisi
    • 发布时间:2020-04-23
    • 晶圆代工龙头台积电持续扩大整合型扇出晶圆级封装(InFOWLP)应用,继去年完成整合型扇出暨基板(InFO_oS)、整合型扇出暨记忆体及基板(InFO_MS)等先进封装技术认证及进入量产阶段,台积电再针对高效能运算(HPC)晶片推出InFO等级的系统单晶圆(System-on-Wafer,SoW)技术,能将HPC芯片在不需要基板及PCB情况下直接与散热模组整合在单一封装中。 HPC芯片是台积电今年营运成长主要动能之一,包括承接超微的Zen2及Zen3架构EPYC伺服器处理器及RDNA及RDNA2架构绘图芯片。英伟达(NVIDIA)Turing及Ampere架构绘图芯片、赛灵思及英特尔的可程式逻辑闸阵列(FPGA)等,以及替Google或微软等网络大厂打造的云端或人工智能运算芯片等。 台积电除了加码扩增7纳米及5纳米等先进制程以因应HPC晶圆代工强劲需求,也同步加码先进封装投资布局。其中,台积电投入CoWoS(基板上晶圆上芯片封装)制程研发到量产已有将近10年时间,主要针对高阶逻辑芯片量身打造,让HPC芯片可以获得更大的记忆体频宽来加速运算效率。台积电现在最先进的CoWoS技术已可在芯片及基板的中介层(interposer)中达到5层金属层(metallayers)及深沟槽电晶体(DTC)。 台积电今年推出支援5纳米逻辑SoC及2.5倍光罩尺寸(reticle)中介层、最高支援搭载6颗HBM2e记忆体及最高96GB容量的CoWoS技术,明年将推出支援5纳米逻辑SoC及3倍光罩尺寸中介层、最高支援搭载8颗HBM2e记忆体及最高128GB容量的CoWoS技术。由于HPC芯片的生产排程长达半年,近期疫情带动伺服器需求,但上半年CoWoS生产仍依计划进行,并没有看到订单因疫情蔓延而增加情况发生。 台积电针对手机芯片打造的InFO封装技术,苹果A系列应用处理器是InFO_PoP封装最大客户。台积电2017年开始将InFO_oS技术应用在HPC芯片并进入量产,预估2020年InFO_oS技术可有效整合9颗芯片在同一芯片封装中。至于应用在人工智能推理芯片的InFO_MS技术在去年下半年认证通过,可支援1倍光罩尺寸中介层及整合HBM2记忆体。 台积电今年则基于InFO技术再升级,推出支援超高运算效能HPC芯片的SoW封装技术,最大特色是将芯片阵列、电源供应、散热模组等整合,利用高达6层路线重分布(RDL)制程技术,将多颗芯片及电源分配功能连结,再直接贴合在散热模组上,不需采用基板及PCB。
  • 《台积电宣布“A16”芯片制造技术将于2026年量产》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2024-04-26
    • 据官网4月24日报道,台积电近期在美国举行了“2024年台积电北美技术论坛”,公布了其最新的制程技术、先进封装技术、以及三维集成电路(3D IC)技术等。 在论坛上,台积电首次公开了名为TSMC A16(1.6nm)的制程技术。A16将结合台积电的超级电轨构架与纳米片晶体管,预计于2026年量产。这标志着台积电与长期竞争对手英特尔之间关于谁将能够制造出全球最快芯片的较量再次升级。 超级电轨技术可以将供电网络移到晶圆背面,为晶圆正面腾出更多空间,从而提升逻辑密度和性能,让A16适用于具有复杂信号布线及密集供电网络的高效能运算(HPC)产品。 台积电表示,相较于N2P制程,A16芯片密度提升高达1.1倍,在相同工作电压下,速度增快8-10%;在相同速度下,功耗降低15-20%。 台积电高管表示,人工智能芯片厂商可能会成为 A16 技术的首批采用者,而非智能手机厂商。台积电并不认为需要使用荷兰阿斯麦公司 (ASML) 的最新“高数值孔径 (High NA) EUV 光刻机”来制造 A16 芯片。此前,英特尔于4月18日宣布计划率先使用高数值孔径极紫外光刻机来研发其 14A 芯片。 除了A16外,台积电还宣布将推出N4C技术,N4C延续了N4P技术,晶粒成本降低高达8.5%且采用门槛低,预计于2025年量产。 原文链接:https://pr.tsmc.com/english/news/3136