《p型铝钛氧化物(AlTiO)栅极氮化镓晶体管的正阈值》

  • 来源专题:集成电路
  • 编译者: Lightfeng
  • 发布时间:2019-05-19
  • 印度理工学院声称在使用p型铝钛氧化物(AlTiO)栅极绝缘材料条件下,首次实现了氮化铝镓/氮化镓(AlGaN / GaN)高电子迁移率晶体管(HEMT)在增强模式(e模式)下工作。并称实验中使用p型AlTiO的高电子迁移率晶体管(HEMT)的ON-state性能很好,与目前最佳报告结果相当。

    金属氧化物半导体(MOS)栅极叠层结合了氧化钛的高k介电特性(k大于60)和由氧化铝掺杂(k~9)提供的p型特性。简单的GaN HEMT是耗尽模式,并且需要特殊的额外处理来将阈值电压推向正方向以提供增强模式,通常是关闭性能。在栅极下方放置诸如镁掺杂的p-GaN的p型材料是一种用于移动到增强型器件的方法。与肖特基栅极HEMT相比,高k电介质可提高栅极下电流的静电控制,同时具有更尖锐的导通(低亚阈值摆幅),同时减少栅极泄漏。

    通过使栅极凹陷来减小势垒使得能够获得正阈值电压。屏障厚度为8nm时,阈值为+ 0.5V。得到的晶体管以增强模式工作,器件处于OFF状态,栅极电位为0V。更薄的屏障还改善了通道控制,降低了关断状态电流(降低了100倍),并且在73mV /十倍频率下降低了亚阈值摆幅。

    具有优化的p-氧化物和不同的阻挡层厚度的HEMT的传输特性,当栅极下的势垒厚度缩放时,阈值(VTH)从负值变为正值。漏极电流-栅极电压双扫描的阈值电压滞后分别为~30mV和~40mV,漏极偏压分别为0.1V和15V。

相关报告
  • 《氮化镓沟道晶体管的氧化钆栅极绝缘体》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-09-23
    • 印度、芬兰和德国的研究人员提出将外延氧化钆(Gd2O3)用作沟道氮化镓金属氧化物半导体高电子迁移率晶体管(GaN MOSHEMT)的栅极绝缘体。 研究小组认为与普通的非晶氧化物栅极绝缘体相比,晶体Gd2O3能更好地承受高温后沉积处理。高温条件下,非晶原子结构趋于变成多晶,在晶界处形成电流泄漏路径,对晶体管性能产生负面影响,而单晶材料在这种高温条件下的结构变化更具弹性。 Gd2O3栅氧化物通过650°C分子束外延(MBE)生长。Gd2O3的晶体性质根据层的厚度而变化:在?2.8nm处,根据高分辨率x射线衍射,该结构为六边形,到15nm时,该结构转变为单斜晶,并发现5.5nm厚度的六方和单斜晶结构的混合状态。 X射线分析还表明,Gd2O3使下面的AlGaN沿着晶体结构的c轴受到压缩应变。迁移率和电子浓度的微小变化可归因于整个大直径晶片上铝浓度的微小波动。 具有Gd2O3的外延材料制造的MOSHEMT,栅电极是钨。与纯HEMT的AlGaN上的肖特基栅极相比,绝缘Gd2O3自然降低了栅极泄漏电流约五个数量级。对于5.5nm的Gd2O3,栅极为-2V时,漏电为?5x10-8A / cm2。 将Gd2O3减小到2.8nm可能会令人惊讶地将泄漏降低到?4x10-9A / cm2,比肖特基HEMT控件低六个数量级。研究人员认为,与较厚层的Gd2O3不同,该2.8nm器件因为没有晶畴边界的单相(六方),因此表现为理想的氧化物,无泄漏路径。根据电容-电压分析,2.8nm的Gd2O3还具有最低的界面陷阱密度(Dit)?2.98x1012 / cm2-eV。2.8nm Gd2O3的介电常数约为15。具有2.8nm G2O3的霍尔片载流子密度也提高了约40%。研究人员将这种增强归因于假晶Gd2O3产生的平面内拉伸应变,该应变平衡了c方向的压缩。
  • 《氮化镓晶体管的单片光电集成》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-12-22
    • 根据《IEEE电子器件快报》,南京邮电大学首次将发光二极管(LED)和增强型金属氧化物半导体场效应晶体管(MOSFET)集成到硅基氮化镓(GaN)外延晶片上。该研究小组还展示了MOSFET在同一平台上控制氮化铟镓(InGaN)LED的能力。研究人员希望这种单片式光学电子集成电路(OEIC)可以实现智能照明、显示器和可见光通信(VLC)之类的应用。 硅衬底III型氮化物结构包括一个250nm InGaN / GaN多量子阱(MQW)层,该层夹在n型和p型GaN之间,用于发光二极管中,晶片的直径为2英寸,厚300μm。使用n-GaN作为源极和漏极形成晶体管,而沟道穿过未掺杂的GaN层。绝缘层和栅极电介质由100nm二氧化硅(SIO2)组成。通道长度为20μm,凹环中心的半径为135μm。蚀刻去除p-GaN和InGaN / GaN层。使用PECVD施加SiO2并通过反应离子蚀刻进行图案化。 在1V漏极偏置下,亚阈值行为非常差,研究人员希望通过四甲基氢氧化铵(TMAH)或氟处理来改善亚阈值行为,以减少凹槽侧壁的表面粗糙度。相比之下,阈值电压为6.01V,峰值跨导为3.78μS/ mm,导通电阻为7.96Ω-m,漏极偏压为0.1V。栅极和漏极泄漏电流分别为120nA / mm(0V漏极,12V栅极)和5μA/ mm(5V漏极,0V栅极)。 在直流测试中,在12V栅极电势下的最小导通电阻为5Ω-m。该团队评论说:“尽管与一些已发布的基于GaN的FET相比,其输出电流相对较低,但MOSFET仍可以满足众多低功耗应用的要求,尤其是用于电流从几微安到几百微安的微型LED。”