《Keysight宣布加入台积电的3D Fabric联盟》

  • 来源专题:集成电路
  • 编译者: 李衍
  • 发布时间:2023-05-09
  • 据官网5月4日报道,Keysight宣布已加入台积电开放创新平台(OIP)3D Fabric联盟。该联盟由台积电在2022年开放创新平台生态系统论坛上成立。这是台积电的第六个OIP联盟,也是半导体行业第一个与合作伙伴联手加速3D IC生态系统创新和开发的联盟,旨在为半导体设计、存储器模块、基板技术、测试、制造和封装提供全方位的一流解决方案和服务。该联盟将帮助客户快速实施芯片和系统级创新,并使用台积电的3D Fabric技术、全面的3D硅堆栈及先进的封装技术,实现下一代高性能计算和移动应用。

    3DFabric联盟成员身份使Keysight可以访问台积电3Dblox标准,使电子设计自动化(EDA)软件和测试解决方案的开发成为可能。Keysight将能够使用3DFabric技术来优化其设计工具和设计工作流程,以加速3D IC设计。此外,Keysight将与台积电就测试和测量方法进行合作,以确保3D IC设计的质量和可靠性。

    Keysight还将参与台积电的3Dblox标准化工作,以解决3D IC设计日益复杂的问题。3Dblox标准将设计生态系统与合格的EDA工具和工作流程统一起来。该模块化标准以单一格式对3D IC设计中的关键物理堆叠和逻辑连接信息进行建模。

    OIP 3D Fabric 联盟

    作为业界最全面、最具活力的生态系统,台积电OIP由六个联盟组成:EDA联盟、IP联盟、设计中心联盟(DCA)、价值链联盟(VCA)、云联盟,以及现在的3D Fabric联盟。台积电于2008年推出OIP,通过创造新的协作模式,组织跨台积电技术、电子设计自动化(EDA)、IP和设计方法的开发和优化,帮助客户克服半导体设计复杂性带来的日益严峻的挑战。

    目前3D Fabric 联盟的成员包括三星、美光等。

    参考文献:https://www.keysight.com/us/en/about/newsroom/news-releases/2023/0504-pr23-072-keysight-joins-tsmc-open-innovation-platform-3dfab.html

    https://zhuanlan.zhihu.com/p/577936416

  • 原文来源:https://www.eenewseurope.com/en/keysight-joins-tsmc-alliance-to-drive-3d-ic-ecosystem/
相关报告
  • 《西门子EDA与台积电深化合作 共推3D IC与AI驱动芯片设计进程》

    • 来源专题:新一代信息技术
    • 编译者:刘飞
    • 发布时间:2025-10-02
    • 近期,西门子EDA(Siemens EDA)与台积电(TSMC)宣布扩展战略合作,共同认证多项EDA工具用于N3C、N2P及A16等先进制程,重点突破3D IC设计与AI驱动电路优化技术。双方成功验证Calibre Vision AI在DRC检查中的效率提升,并完成TSMC-COUPE硅光技术的全流程开发支持,为下一代AI芯片与异构集成提供完整设计解决方案。 西门子数字工业软件的CEO Mike Ellow指出,通过结合西门子的领先IC和先进封装解决方案与TSMC的工艺技术,双方将帮助共同客户实现新的设计创新和更快的产品上市时间,从而重塑半导体开发的未来。 西门子EDA与TSMC成功使用Calibre Vision AI软件评估了设计规则检查(DRC)的生产力改进。该软件能够分析和优先处理DRC违规,提高了调试效率,结果已经得到双方验证。 Calibre nmDRC、Calibre nmLVS、Calibre PERC和Calibre xACT软件均已获得TSMC先进N3C、N2P和A16工艺技术的认证。这将使共同客户能够继续使用西门子的领先签核技术。  西门子和TSMC合作认证了Solido Simulation Suite软件在TSMC的N3C、N2P和A16工艺技术中的SPICE准确性。这使客户能够利用先进的TSMC节点创建并可靠验证模拟、混合信号、射频、标准单元和存储器设计。  该合作还扩展到了TSMC的A16工艺的定制设计参考流程,因为西门子的Solido Simulation Suite软件支持可靠性意识仿真技术,该技术可以解决IC老化和实时自热问题。 TSMC的生态系统和联盟管理部主管Aveek Sarkar表示,EDA解决方案显著推动了能效AI芯片的创新,TSMC将继续与西门子等合作伙伴生态系统合作,促进AI的快速普及。
  • 《台积电宣布“A16”芯片制造技术将于2026年量产》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2024-04-26
    • 据官网4月24日报道,台积电近期在美国举行了“2024年台积电北美技术论坛”,公布了其最新的制程技术、先进封装技术、以及三维集成电路(3D IC)技术等。 在论坛上,台积电首次公开了名为TSMC A16(1.6nm)的制程技术。A16将结合台积电的超级电轨构架与纳米片晶体管,预计于2026年量产。这标志着台积电与长期竞争对手英特尔之间关于谁将能够制造出全球最快芯片的较量再次升级。 超级电轨技术可以将供电网络移到晶圆背面,为晶圆正面腾出更多空间,从而提升逻辑密度和性能,让A16适用于具有复杂信号布线及密集供电网络的高效能运算(HPC)产品。 台积电表示,相较于N2P制程,A16芯片密度提升高达1.1倍,在相同工作电压下,速度增快8-10%;在相同速度下,功耗降低15-20%。 台积电高管表示,人工智能芯片厂商可能会成为 A16 技术的首批采用者,而非智能手机厂商。台积电并不认为需要使用荷兰阿斯麦公司 (ASML) 的最新“高数值孔径 (High NA) EUV 光刻机”来制造 A16 芯片。此前,英特尔于4月18日宣布计划率先使用高数值孔径极紫外光刻机来研发其 14A 芯片。 除了A16外,台积电还宣布将推出N4C技术,N4C延续了N4P技术,晶粒成本降低高达8.5%且采用门槛低,预计于2025年量产。 原文链接:https://pr.tsmc.com/english/news/3136