英国芯片设计公司EnSilica与RISC-V处理器厂商Codasip达成战略合作，共同开发集成CHERI架构和后量子密码加速功能的定制化ASIC芯片。该协议旨在推动定制ASIC的开发，这些ASIC将结合CHERI（能力硬件增强RISC指令）、后量子密码学（PQC）加速以及先进的系统级安全和安全功能，以满足工业、汽车、国防和航空航天等关键国家基础设施的需求。
CHERI是一种变革性的硬件安全架构，专为缓解内存安全漏洞而设计，这是现代网络攻击的重要来源之一。通过细粒度的隔离，CHERI增强了软件的鲁棒性和弹性。 根据EnSilica的说法，他们将利用Codasip的32位和64位CHERI RISC-V处理器作为基础，开发客户特定的系统级芯片（SoC）集成电路。这些安全平台将集成处理、PQC和经典加密硬件，并提供定制的模拟和数字功能，以满足终端应用的精确需求。 EnSilica的CEO Ian Lankshear表示：“网络安全已成为汽车、工业和国防系统的定义性挑战，攻击的规模和复杂性在不断增加。此次合作将使EnSilica处于提供结合CHERI硬件强制内存安全和后量子密码学的网络安全芯片的前沿。通过基于Codasip的先进CHERI RISC-V处理器，我们可以为客户提供完整的、特定于应用的ASIC解决方案，从底层设计中保证安全性和功能安全。” Codasip的CEO Dr Ron Black补充道：“此次合作将有助于充分发挥我们领先的32位和64位CHERI RISC-V CPU的潜力。我们的处理器符合ISO 26262功能安全和ISO 21434网络安全标准，并包含完整的生态系统，包括CHERI工具链、CHERI Linux和CHERI RTOS。通过与EnSilica的ASIC专业知识相结合，我们可以加速CHERI基础安全的采用。”
CHERI架构通过硬件能力指针实现细粒度内存隔离，从根本上防御缓冲区溢出等内存安全漏洞;后量子密码可以在芯片层面加速抗量子计算攻击的加密算法，应对未来安全威胁。
