《联发科开发首款采用台积电2纳米技术的芯片组 预计2026年底面市》

  • 来源专题:新一代信息技术
  • 编译者: 张嘉璐
  • 发布时间:2025-09-17
  •   联发科成为首批与台积电合作成功开发出采用增强型N2P制程的芯片的公司之一。联发科表示,其新款旗舰系统级芯片(SoC)即将流片,大规模生产预计将在明年晚些时候进行。联发科尚未正式命名这款芯片,但它很可能是下一代天玑9系列——天玑9600。

      这一公告标志着联发科与台积电之间牢固合作伙伴关系的重大新里程碑,这种合作为移动、计算、汽车和数据中心等应用的客户带来了高性能、高能效的芯片组。

      台积电的2纳米技术首次采用纳米片晶体管结构,而N2P代表了2纳米系列的下一次演进,旨在提供更高的性能和能效。首款采用台积电新型N2P制程的芯片组预计将于2026年底面市。

      台积电正在积极扩大其产能,包括2纳米和WMCM(晶圆级多芯片模块)生产线。据称,2纳米产量到年底可能达到每月4万片晶圆,到2026年将接近每月10万片晶圆。

      与现有的N3E制程相比,N2P用户在相同功率下性能提升高达18%,在相同速度下功耗降低约36%,逻辑密度增加1.2倍。

      联发科总裁陈冠州表示:"联发科采用台积电2纳米技术的创新,突显了我们持续推动各种设备和应用采用最先进半导体工艺技术的决心。我们与台积电的密切合作为全球客户带来了惊人的解决方案进步,从边缘到云端都提供了最高性能和能效。"

      台积电业务发展及海外运营办公室资深副总经理张晓强博士补充道:"N2P代表了台积电在纳米片时代向前迈出的重要一步,展示了我们不断调整和改进技术以提供高能效计算能力的承诺。我们与联发科的持续合作专注于在广泛的应用中最大化提升性能和功耗能力。"

      AMD即将推出的Venice预计将成为首款基于台积电2纳米工艺的高性能计算产品,而英伟达据称计划在其下一代Feynman架构中采用A16芯片——这也使其成为首批2纳米采用者之一。开启新对话


  • 原文来源:https://www.newelectronics.co.uk/content/news/mediatek-develops-first-chipset-using-tsmc-s-2nm-technology-expected-in-late-2026
相关报告
  • 《联发科开发首个采用台积电3nm工艺的芯片》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2023-09-12
    • 据媒体9月11日报道,MediaTek已成功开发了其首款采用TSMC先进的3纳米技术的芯片,根据两家公司的说法,MediaTek的旗舰Dimensity系统芯片(SoC)的体积生产预计将于明年开始。从2024年下半年开始,MediaTek首款采用TSMC 3纳米工艺的旗舰芯片组预计将用于驱动智能手机、平板电脑、智能汽车和其他设备。 据称,与TSMC的N5工艺相比,TSMC的3纳米技术目前在相同功率下可以提供高达18%的速度提升,或者在相同速度下可以降低32%的功耗,并且逻辑密度增加约60%。尽管TSMC再三重申N3今年将占到4-6%的收入,但人们对该晶圆厂是否能够获得足够的订单来实现这一目标表示担忧。到2023年,该晶圆厂只会向苹果提供3纳米处理器。然而,据市场消息来源,随着TSMC开始满足更多订单,包括从MediaTek获得的订单,TSMC的3纳米工艺产量几乎肯定会大幅增加。 信息参考链接:https://baijiahao.baidu.com/s?id=1776453110452710759&wfr=spider&for=pc
  • 《台积电与ARM展示业界首款7纳米Arm核心CoWoS小芯片系统》

    • 来源专题:集成电路
    • 编译者:shenxiang
    • 发布时间:2019-10-03
    • 高效能运算领域的领导厂商arm与晶圆代工龙头台积电26日共同宣布,发布业界首款采用台积电先进的CoWoS封装解决方案,内建arm多核心处理器,并获得硅晶验证的7纳米小芯片(Chiplet)系统。 台积电表示,此款概念性验证的小芯片系统成功地展现在7纳米FinFET制程及4GHz arm核心的支援下打造高效能运算的系统单芯片(System-on-Chip,SoC)之关键技术。同时也向系统单芯片设计人员演示运作时脉4GHz的芯片内建双向跨核心网状互连功能,及在台积电CoWoS中介层上的小芯片透过8Gb/s速度相互连结的设计方法。 台积电进一步指出,不同于整合系统的每一个元件放在单一裸晶上的传统系统单芯片,将大尺寸的多核心设计分散到较小的小芯片设计更能完善支持现今的高效能运算处理器。 此高效的设计方式可让各项功能分散到以不同制程技术生产的个别微小裸晶,提供了灵活性、更好的良率、及节省成本的优势。 小芯片必须能够透过密集、高速、高频宽的连结来进行彼此沟通,才能确保最佳的效能水准,为了克服这项挑战,此小芯片系统采用台积电所开发的Low-voltage-INPackage-INterCONnect(LIPINCONTM)独特技术,资料传输速率达8Gb/s/pin,并且拥有优异的功耗效益。 另外,此款小芯片系统建置在CoWoS中介层上由双个7纳米生产的小芯片组成,每一小芯片包含4个arm Cortex–A72处理器,以及一个芯片内建跨核心网状互连汇流排,小芯片内互连的功耗效益达0.56pJ/bit、频宽密度1.6Tb/s/mm2、0.3伏LIPINCON介面速度达8GT/s且频宽速率为320GB/s。此小芯片系统于2018年12月完成产品设计定案,并已于2019年4月成功生产。 arm资深副总裁暨基础设施事业部总经理Drew Henry表示,这次与我们长期伙伴台积电协作的最新概念性验证成果,结合了台积电创新的先进封装技术与arm架构卓越的灵活性及扩充性,为将来生产就绪的基础架构系统单芯片解决方案奠定了绝佳的基础。 台积电技术发展副总经理侯永清博士表示,此款展示芯片呈现出我们提供客户系统整合能力的绝佳表现,台积电的CoWoS先进封装技术及LIPINCON互连介面能协助客户将大尺寸的多核心设计分散到较小的小芯片组,以提供更优异的良率与经济效益。arm与台积电的本次合作更进一步释放客户在云端到边缘运算的基础架构应用上高效能系统单芯片设计的创新。