《台积电2D晶体管入选IEDM，领先1纳米以下》

• 来源专题：新一代信息技术-宽带
• 编译者： 张卓然
• 发布时间：2022-12-27
• 原文来源：https://www.eenewseurope.com/en/tsmc-heads-below-1nm-with-2d-transistors-at-iedm/

领先的代工企业台积电的研究人员正在开发特征尺寸小于1纳米的晶体管，以进一步扩展芯片设计，并展示了第一个具有栅极全域（GAA）拓扑结构的纳米片晶体管

在即将于12月举行的IEDM器件会议上，有一篇文章将探讨使用不同材料的2D晶体管的发展。这次庆祝75周年的会议，是晶体管器件技术发展路线图的一个重要景观。

台积电的研究人员一直在研究只有一个原子厚的过渡金属二硫属化物（TMD）层，如MoS2。这些材料的一个关键挑战是很难在其上沉积无针孔介电层或绝缘体。这使得很难将它们结合到形成晶体管栅极的材料堆叠中。

该团队已将通过原子层沉积形成的铪基电介质与单层TMD材料MoS2集成，以构建物理介电厚度为3.4纳米、电等效氧化物厚度（EOT）为~1纳米的顶栅nFET。