《长江存储推出128层QLC闪存,单颗容量达1.33Tb》

  • 来源专题:集成电路
  • 编译者: shenxiang
  • 发布时间:2020-04-16
  • 2020年4月13日,中国武汉,长江存储科技有限责任公司宣布其128层QLC 3D NAND 闪存(型号:X2-6070)研发成功,并已在多家控制器厂商SSD等终端存储产品上通过验证。作为业内首款128层QLC规格的3D NAND闪存,长江存储X2-6070拥有业内已知型号产品中最高单位面积存储密度,最高I/O传输速度和最高单颗NAND 闪存芯片容量。此次同时发布的还有128层512Gb TLC(3 bit/cell)规格闪存芯片(型号:X2-9060),以满足不同应用场景的需求。

    长江存储市场与销售高级副总裁龚翊(Grace)表示:“作为闪存行业的新人,长江存储用短短3年时间实现了从32层到64层再到128层的跨越。这既是数千长存人汗水的凝聚,也是全球产业链上下游通力协作的成果。随着Xtacking® 2.0时代的到来,长江存储有决心,有实力,有能力开创一个崭新的商业生态,让我们的合作伙伴可以充分发挥他们自身优势,达到互利共赢。”

    Xtacking® 2.0 进一步释放闪存潜能

    得益于Xtacking® 架构对3D NAND控制电路和存储单元的优化,长江存储64层TLC产品在存储密度、I/O性能及可靠性上都有不俗表现,上市之后广受好评。

    在长江存储128层系列产品中,Xtacking®已全面升级至2.0,进一步释放3D NAND闪存潜能。在I/O读写性能方面,X2-6070及X2-9060均可在1.2V Vccq电压下实现1.6Gbps(Gigabits/s 千兆位/秒)的数据传输速率,为当前业界最高。由于外围电路和存储单元分别采用独立的制造工艺,CMOS电路可选用更先进的制程,同时在芯片面积没有增加的前提下Xtacking®2.0还为3D NAND带来更佳的扩展性。未来,长江存储将与合作伙伴携手,构建定制化NAND商业生态,共同推动产业繁荣发展。

    长江存储通过对技术创新的持续投入,已成功研发128层两款产品,并确立了在存储行业的技术创新领导力。凭借1.6Gb/s高速读写性能和1.33Tb高容量,长江存储通过X2-6070再次向业界证明了Xtacking®架构的前瞻性和成熟度,为今后3D NAND行业发展探索出一条切实可行的路径。龚翊(Grace)强调:“我们相信,长江存储128层系列产品将会为合作伙伴带来更大的价值,具有广阔的市场应用前景。其中,128层QLC 版本将率先应用于消费级SSD,并逐步进入企业级服务器、数据中心等领域,以满足未来5G、AI时代多元化数据存储需求。”

    X2-6070充分发挥QLC技术特点

    QLC是继TLC(3 bit/cell)后3D NAND新的技术形态,具有大容量、高密度等特点,适合于读取密集型应用。每颗X2-6070 QLC闪存芯片拥有128层三维堆栈,共有超过3,665亿个有效的电荷俘获型(Charge-Trap)存储单元 ,每个存储单元可存储4字位(bit)的数据,共提供1.33Tb的存储容量。如果将记录数据的0或1比喻成数字世界的小“人”,一颗长江存储128层QLC芯片相当于提供3,665亿个房间,每个房间住4“人”,共可容纳约14,660亿“人”居住,是上一代64层单颗芯片容量的5.33倍。

    闪存和SSD领域知名市场研究公司Forward Insights创始人兼首席分析师Gregory Wong认为:“QLC降低了NAND闪存单位字节(Byte)的成本,更适合作为大容量存储介质。随着主流消费类SSD容量迈入512GB及以上,QLC SSD未来市场增量将非常可观。”Gregory同时表示:“与传统HDD相比,QLC SSD更具性能优势。在企业级领域, QLC SSD将为服务器和数据中心带来更低的读延迟,使其更适用于AI计算,机器学习,实时分析和大数据中的读取密集型应用。在消费类领域,QLC将率先在大容量U盘,闪存卡和SSD中普及。”

相关报告
  • 《行业超过NAND闪存的资本支出需求》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2018-07-15
    • 由于主要NAND供应商的超支,预计今年将进一步降低NAND闪存价格。IC Insights将于本月晚些时候发布其200多页的年度更新报告,即2018年McClean报告。 The Mid-Year Update 修订了IC Insights到2022年的全球经济和IC行业预测,这些预测最初发布于今年1月发布的2018年McClean报告中。 预计今年将超过41%的额外需求量(2017年NAND比特出货量增长41%,但是1H18 / 1H17比特量出货量仅增长30%)。因此,NAND闪存价格在2018年初已经开始下降也就不足为奇了。此外,预计今年下半年疲软步伐将会回升,并持续到2019年。 内存市场的历史先例表明,过多的支出通常会导致产能过剩和随后的价格疲软。三星,SK海力士,美光,英特尔,东芝/西部数据/ SanDisk和XMC /长江存储技术都计划在未来几年内大幅提升3D NAND闪存容量。
  • 《闪存光刻技术的新思路》

    • 来源专题:集成电路
    • 编译者:shenxiang
    • 发布时间:2020-08-28
    • 当NAND闪存的半间距(half-pitch)达到20 nm时,非易失性存储容量达到64 Gb 。到达14 nm 后,NAND闪存的半节距不再减少,现在更是已经进入了3D时代。但是,最近3D XPoint已在Optane平台中发现了应用程序。用于图案化构成这些存储器的20 nm半节距线的光刻技术是另一个机会,可以查看行业中当前已知的光刻方法的基本方面和局限性。 图案化20 nm半间距线的方法是自对准双图案(SADP)。这种方法从80 nm的间距线开始,实际上仅用于支撑被称为间隔物的侧壁层(图1)。垂直蚀刻间隔物仅留下侧壁部分。然后去除原始线,并且间隔物形成40nm的节距线图案。 图1.使用SADP(自对准双图案)时,侧壁间隔物定义的线是起始光刻胶的两倍。 对于SADP,特征尺寸由间隔物宽度决定,而间隔物宽度又由沉积控制。光刻不影响特征尺寸,但是误差可能会产生交替的间距误差(“俯仰行走”);这可以通过使光刻与随后的间隔物沉积和蚀刻同步来补偿。 40 nm线距光刻注意事项 可以使用具有1.35数值孔径和193 nm波长的扫描仪通过浸没式光刻法形成80 nm的间距线。尽管在此工具上可以实现此分辨率,但必须限制照明。光源在y方向上距中心的距离会影响80 nm间距的第0和第1衍射级之间的相位差,该相位差也与散焦距离成比例。此外,为了获得最佳结果,应限制极化。 图2.采用浸没式光刻的80 nm间距需要非常有限的照明。排除偶极子的橙色部分将改善散焦窗口。 EUV工具也可以直接实现40 nm的间距,而无需使用SADP。但是,照明仍然限于叶形偶极子区域。 图3. EUV光刻的40 nm间距直接受到旋转的影响。标签以度为单位指示0阶和1阶之间的相位差范围。红色空心圆圈表示原始目标源点的旋转(边缘相对于中心)。有些被旋转到无法再产生任何图像的位置。其他人则受到更大的散焦影响。 这里的主要困难是EUV照明的旋转(因为EUV投影系统必须使用离轴反射镜),其旋转是从弧形缝隙的中心(即,曝光场)到边缘。在NXE:3400上,它的高度超过18度。如图3所示,在散焦为30 nm时,旋转可以将0阶和1阶之间的相位差范围从所选源点集的30度扩展到超过60度。这是可以预期的,因为旋转自然会在y方向上移动一段距离。如此大的范围将导致图像进一步退化,并且还会将光子划分为更多的相位差仓,从而导致更差的随机性。此外,由于将一阶从数值孔径中推出,某些点甚至旋转到不再能够产生图像的位置。 40 nm线间距的选项总结如下: 交叉点注意事项 3D XPoint具有一个新组件,即x和y间距为40 nm的选择器存储器堆栈。假设通过SADP对40 nm的间距线进行了图案化,则堆叠的图案化具有三种选择。首先,可以使用2D SADP方法将堆栈图案化为2D阵列。或者,堆栈可以从两个交叉的1D SADP步骤中自动出现,一个用于x线,一个用于y线,如以下所示。当然,这需要一个额外的光罩。最后,堆叠甚至可能没有单独地图案化。但是,由于轮廓不是笔直的,此选项存在交叉点堆栈下部合并的风险图4)。如果选择堆叠之间的电介质与堆叠一起蚀刻而不是选择保留,则当然可以避免这种情况。 图4.在第一个方向进行蚀刻之后,回填电介质,然后在另一个方向上进行切割。然而,对于倾斜的堆叠轮廓,堆叠的下部被电介质的上部屏蔽以免切割。 交叉点堆栈制造选项总结如下: 假设3D XPoint使用X-SADP + Y-SADP选项,则两层结构将需要7个SADP实例:底线,底交叉点X,底交叉点Y,中线,顶交叉点X,顶交叉点Y,顶线。转到四层,这将增加到13(之间的交叉点层为5组线+ 4对SADP对)。但是,与生产线SADP集成可能只能使用SADP 5次才能获得四层。 3D NAND中的SADP 由于20 nm位线半间距,3D NAND也最终使用了SADP。如果需要将位线半节距减小到20 nm以下,则可能需要自对准四重图案(SAQP)。