《用于N极GaN的HfO2栅极绝缘体》

  • 来源专题:集成电路
  • 编译者: Lightfeng
  • 发布时间:2021-03-14
  • 美国密歇根大学和加利福尼亚大学圣塔芭芭拉分校(UCSB)一直在研究二氧化铪(HfO2)作为高功率和高频氮极氮化铝镓(AlGaN)晶体管栅极电介质的潜力。

    AlGaN异质结构的N极取向是有优势的,可以提供自然的反向势垒来防止电流泄漏到衬底中,并将载流子限制在二维电子气(2DEG)通道。在高达94GHz的极高微波频率下,N极高电子迁移率晶体管(HEMT)比Ga极器件具有更高的功率附加效率(PAE)性能,这样的频率适用于雷达应用中。

    为了进一步实现高频和大功率操作,需要使用具有高介电常数(k)材料绝缘(HfO2)的金属氧化物半导体(MOS)栅极,以支持具有良好静电控制的缩短栅极长度,同时避免短沟道效应。

    通过金属有机化学气相沉积,在错割的蓝宝石上生长了N极AlGaN MOS电容器(MOSCAP)结构。研究人员表示在这些异质结构中通常使用渐变的Si掺杂AlGaN背势垒来抑制由净负极化电荷的界面处的空穴陷阱引起的电流色散。

    研究样品的变化涉及上层,2nm Al0.08Ga0.92N层以减少栅极泄漏。氮化硅(SiNx)电介质在MOCVD室中原位生长,在制造过程中充当保护层。在电子束蒸发和820欧姆的欧姆钛/铝/镍/金触点退火后,沉积了HfO2,再将HfO2应用于毯式250°C等离子增强原子层沉积(PEALD)工艺。

    研究发现在低于800kHz的频率下,电容-电压(C-V)表现并不理想,这是由于慢空穴陷阱造成的。阈值也移动了约8V,表明电介质中存在负固定电荷。在400°C的氩气中退火可使低频C-V行为更接近理想状态。退火还将高频1MHz磁滞从?3V降低到?1.1V。

    使用不同的层厚提取退火的HfO2的介电常数,接近该材料在其他报道中提及的值。还发现,改变HfO2的厚度会影响2DEG的载流子密度,2DEG的载流子密度将在场效应晶体管中形成沟道。随着电介质变厚,载流子密度降低,减少归因于电介质中的负电荷。

    研究了一些具有SiNx保护的样品,并分别采用湿法蚀刻和等离子蚀刻去除了AlGaN顶部势垒。使用紫外线臭氧处理以及氢氟酸最终蚀刻,可以修复因感应耦合氯等离子体蚀刻而产生的表面损坏。

    研究人员发现去除AlGaN盖对于实现夹断是必要的,这些MOSCAP的夹断电压要低得多,这是由于较高的栅极电容,由于栅极与沟道之间的距离较小以及较薄的GaN沟道共同导致沟道中较低的2DEG密度共同导致的。

    C-V测量得出的载流子密度的计算值为4.9x1012 / cm2。

    在AlGaN盖上沉积HfO2的问题可能是由于HfO2中的氧与AlGaN中的铝发生化学反应而在界面处形成劣质Al2O3。

相关报告
  • 《射频N极性GaN金属绝缘体半导体HEMT进行了首次演示》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-04-14
    • 美国加利福尼亚大学分校(UCSB)报告了第一个射频氮极性GaN-on-GaN金属绝缘体半导体高电子迁移率晶体管(MISHEMT)。使用GaN衬底能够降低位错密度,使在AB模式放大中使用的晶体管典型的低电荷密度下的载流子散射最小化。 N极取向反转了Ga极性结构,特别使移动电荷的沟道层由背势垒而不是顶部势垒引发。N极设备往往具有更高的功率输出,但效率降低。器件的外延结构通过等离子体辅助分子束外延(PAMBE)在轴上半绝缘体GaN上生长。阻挡层由10nm的1nm / 2nm AlN / GaN超晶格组成,并用2nm的AlN覆盖。该结构在20nm UID GaN沟道层中感应出二维电子气。2nm AlN层减少了阻挡界面散射。外延材料用1nm / 1nm AlN / GaN完成。 当沟道载流子密度低时,AB模式放大使晶体管偏向夹断。AB操作降低了耗散损耗,并且当偏置朝向B模式而不是A模式的折衷结束时获得更高的效率,即所谓的“深度”AB偏置。在N极装置中,这种偏置遭受电子迁移率的降低,这显然是由于从背势垒散射而产生的。相比之下,在Ga极性器件中,深AB偏置将电子推离顶部屏障界面。 进行4GHz的负载牵引测量以评估大信号性能。使用AB类偏置,漏极电流为270mA / mm,约为最大值的四分之一(-6V VGS,5V VDQ,Q)。这种优化的功率附加效率在4GHz时与增益进行权衡。输出功率密度达到0.56W / mm。最大PAE为24%。 研究人员希望在缩放和优化设备中实现深度AB偏置。例如,需要增加~15V的栅极-漏极击穿电压,以便在低电荷密度下增加增益和PAE。
  • 《氮化镓沟道晶体管的氧化钆栅极绝缘体》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-09-23
    • 印度、芬兰和德国的研究人员提出将外延氧化钆(Gd2O3)用作沟道氮化镓金属氧化物半导体高电子迁移率晶体管(GaN MOSHEMT)的栅极绝缘体。 研究小组认为与普通的非晶氧化物栅极绝缘体相比,晶体Gd2O3能更好地承受高温后沉积处理。高温条件下,非晶原子结构趋于变成多晶,在晶界处形成电流泄漏路径,对晶体管性能产生负面影响,而单晶材料在这种高温条件下的结构变化更具弹性。 Gd2O3栅氧化物通过650°C分子束外延(MBE)生长。Gd2O3的晶体性质根据层的厚度而变化:在?2.8nm处,根据高分辨率x射线衍射,该结构为六边形,到15nm时,该结构转变为单斜晶,并发现5.5nm厚度的六方和单斜晶结构的混合状态。 X射线分析还表明,Gd2O3使下面的AlGaN沿着晶体结构的c轴受到压缩应变。迁移率和电子浓度的微小变化可归因于整个大直径晶片上铝浓度的微小波动。 具有Gd2O3的外延材料制造的MOSHEMT,栅电极是钨。与纯HEMT的AlGaN上的肖特基栅极相比,绝缘Gd2O3自然降低了栅极泄漏电流约五个数量级。对于5.5nm的Gd2O3,栅极为-2V时,漏电为?5x10-8A / cm2。 将Gd2O3减小到2.8nm可能会令人惊讶地将泄漏降低到?4x10-9A / cm2,比肖特基HEMT控件低六个数量级。研究人员认为,与较厚层的Gd2O3不同,该2.8nm器件因为没有晶畴边界的单相(六方),因此表现为理想的氧化物,无泄漏路径。根据电容-电压分析,2.8nm的Gd2O3还具有最低的界面陷阱密度(Dit)?2.98x1012 / cm2-eV。2.8nm Gd2O3的介电常数约为15。具有2.8nm G2O3的霍尔片载流子密度也提高了约40%。研究人员将这种增强归因于假晶Gd2O3产生的平面内拉伸应变,该应变平衡了c方向的压缩。