《Cadence 数字流程获得三星5LPE工艺技术认证》

  • 来源专题:集成电路
  • 编译者: Lightfeng
  • 发布时间:2019-07-13
  • 1.三星晶圆厂已经认证了Cadence工具满足其严格的技术要求,可以助客户实现最佳 PPA 目标

    2.Cadence 流程在 Arm Cortex-A53 和 Cortex-A57 CPU 环境下完成 5LPE 工艺认证

    楷登电子(Cadence Design Systems)今天宣布,Cadence®数字全流程已通过极紫外(EUV)光刻技术获得三星晶圆厂5nm低功耗早期(5LPE)工艺认证。Cadence工具已经确认符合三星晶圆厂的技术要求,可以帮助移动、网络、服务器和汽车市场高端产品的客户实现最佳功率、性能和面积(PPA)目标。

    三星电子设计技术团队副总裁Jung Yun Choi表示:“作为我们与Cadence长期合作的一部分,我们已经确认其数字全流程满足并超过了使用5LPE工艺技术进行设计的要求。”

    Cadence数字流程由三星认证,并且是在 Arm Cortex-A53 和 Cortex-A57 CPU 环境下完成 5LPE 工艺认证。为了易于理解和使用,Cadence数字流程搭载了流程管理器,整个工具链采用一致的用户交互接口。

    针对三星 5LPE流程优化的Cadence工具包括Genus™综合解决方案、Innovus™实施系统、Joules™RTL电源解决方案、Conformal®等效性检查、Conformal低功耗、Modus™DFT软件解决方案、Quantus™提取解决方案、Tempus™时序签核解决方案、Voltus™IC电源完整性解决方案、物理验证系统、光刻物理分析器和Cadence CMP预测工具。

    Cadence数字与签约集团产品管理副总裁KT Moore说:“通过与三星晶圆厂的持续合作,我们使客户能够更快,更轻松地创建先进节点设计,Cadence 数字流程获得三星5LPE工艺技术认证可以帮助客户以优化PPA并创造新的前景。”

相关报告
  • 《Cadence与Arm和三星合作,使用下一代Hercules UPU为任务关键型应用提供5LPE数字全流程》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-10-21
    • 开发了从Cadence RTL到GDS的完整流程,用于快速实施基于Arm的高级CPU 公司创建了相应的RAK,以促进5LPE Arm CPU流程的使用 基于Arm 5LPE性能优化的库和存储器的实施 调整流程以提供三星5LPE节点的功能和性能优势 Cadence Design Systems宣布与三星和Arm合作,提供完整的高性能数字实施方案并签署完整流程,以加快ARM推出的全新下一代CPU,代号为“Hercules”的芯片将采用三星最新的5nm LPE工艺。 三星电子铸造设计平台开发部执行副总裁Jaehong Park说:“在三星5LPE工艺和Cadence RTL-to-GDS工具的基础上,为下一代Arm CPU IP开发提供高性能流程,这是我们合作路程上的一个重要里程碑。” Arm副总裁兼客户业务部门总经理Paul Williamson说:“Arm在下一代CPU制造上与Cadence合作可以进一步优化其功能和性能,此外,在5LPE工艺节点上与三星合作,可以为共同客户提供性能优化的库和内存,以最大限度地利用此高级节点的收益。” Cadence数字与签核部门产品管理副总裁KT Moore表示:“通过与三星和Arm的合作,Cadence将继续推动移动基础设施和服务器应用所需的高性能设计创新。 Cadence数字和签核全流程提供了必要的所有关键功能,以确保客户可以使用三星的5LPE工艺技术客户实现最佳功率、性能和面积(PPA)目标。,以满足竞争激烈的市场需求。”
  • 《 我国EDA设计公司鸿芯微纳的逻辑综合工具成功通过三星5nm EUV工艺认证》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2024-01-17
    • 据鸿芯微纳微信公众号1月17日报道,我国EDA软件公司鸿芯微纳日前宣布,继2022年其布局布线工具AGUDA®成功获得了三星5nm EUV工艺的认证之后,其最新自主开发的逻辑综合工具ROCSYN®在2023年年底也成功完成了三星5nmEUV工艺的认证。 逻辑综合和布局布线,是先进数字芯片设计的核心组成部分。在此之前,只有美国三大巨头具有先进代工厂认可的能力。鸿芯微纳成功获得5nm EUV工艺认证,代表了我国EDA技术在先进性和成熟度上都在日益提升,为我国芯片公司提供了除传统三巨头之外的可靠解决方案。