登录
 机构网站
  1. 首页
  2. 情报产品
  3. 快讯详情

《SPIE: Imec展示了基于高NA EUV单次曝光工艺的20nm间距金属线的高电气产量》

  • 来源专题：集成电路与量子信息
  • 发布时间：2025-02-25

  • 据IMEC 2月24日报道，在本周举行的SPIE 先进光刻与图形化（Advanced Lithography+Patterning）会议上，Imec最新的研究成果展示了基于高NA EUV的单次曝光图案化工艺的20纳米间距金属线结构的首次电气测试（e-test）结果。

    IMEC的研究表明，经过电气测试后，这些蛇形和叉状金属线的产率超过了90%，这意味着其在生产过程中出现的随机缺陷较少。这一进展对于验证高NA EUV技术在下一代半导体制造中的应用具有重要意义。

    研究中使用了金属氧化物（MOR）负光刻胶，并且对蛇形和叉叉结构进行了测试，结果显示这些结构表现出 90% 以上的良率。这些发现为高NA EUV光刻技术的成熟奠定了基础，并证明了该技术及其配套的先进材料和工艺能够有效处理如此小的尺寸。Imec与业界合作伙伴的持续合作致力于进一步优化光刻胶性能，减少缺陷，从而确保该技术能够顺利应用于低于2纳米节点的半导体制造中。

    总的来说，这项研究标志着高NA EUV技术在先进半导体制造中的商业化应用迈出了关键一步，具有重要的行业意义。

    原文链接：https://www.imec-int.com/en/press/imec-demonstrates-electrical-yield-20nm-pitch-metal-lines-obtained-high-na-euv-single

  • 原文来源：https://www.electronicsweekly.com/news/research-news/spie-imec-aims-20nm-pitch-metal-at-sub-2nm-ics-2025-02/#respond
65浏览量
原文链接
相关报告

  • 《IMEC:1nm需要的光刻机》
    • 来源专题：集成电路制造与应用
    • 编译者：shenxiang
    • 发布时间：2020-12-01
    • 比利时的独立半导体高科技研究机构——imec每年都会在东京举办“imec Technology Forum(ITF) Japan”，并介绍他们的年度研发成果，今年考虑到新冠肺炎的蔓延，于11月18日在线举行。 此次“imec Technology Forum(ITF) Japan”会议上，imec的CEO兼总裁Luc Van den hove先生做了主题演讲并介绍了imec的整体研究内容，并强调“摩尔定律不会总结”，imec通过与ASML通力合作研发并实现新一代高解析度EUV曝光技术（高NA EUV Lithography），促使摩尔定律继续发挥作用，且即使工艺微缩化达到1纳米后，摩尔定律也会继续存在。 不仅是日本半导体企业，其他很多半导体企业也都认为“摩尔定律已经终结”、“成本高、收益低”，因此相继放弃研发工艺的微缩化，imec始终提倡为摩尔定律续命，因此是当下全球最尖端的微缩化研究机构。 日本的曝光设备厂家也在研发阶段放弃了EUV曝光技术（这对实现超微缩化是必须的），而imec和ASML合作拿公司的命运做赌注，时至今日一直在研发。 Imec公布了1纳米以后的逻辑半元件的技术蓝图 Imec在ITF Japan 2020上公布了3纳米、2纳米、1.5纳米以及1纳米及后续的逻辑元件的技术蓝图。 Imec的逻辑元件的微缩化技术蓝图。（图片出自：ITF Japan 2020上的演讲资料） 第一行的技术节点（Node）名下面记录的PP为Poly-silicon排线的中心跨距（Pitch，nm），MP为金属排线的中心跨距（Pitch，nm）。此处，我们需要注意的是，以往的技术节点指的是最小加工尺寸、栅极（Gate）的长度，如今不再指某个特定场所的物理长度，而是一个符号。 此处的展示的采用了BPR、CFET、2D材料的沟槽（Channel）结构以及材料已经在别处的演讲中提及。 EUV的高NA化对于进一步实现微缩化至关重要 TSMC和三星电子从7纳米开始在一部分工程中导入了NA=0.33的EUV曝光设备，也逐步在5纳米工艺中导入，据说，2纳米以后的超微缩工艺需要更高解析度的曝光设备、更高的NA化（NA=0.55）。 随着逻辑元件工艺微缩化的发展，EUV曝光设备的技术蓝图。（图片出自：ITF Japan 2020上的演讲资料） ASML已经完成了高NA EUV曝光设备的基本设计（即NXE：5000系列），预计在2022年前后实现商业化。这款新型设备由于光学方面实现了大型化，因此尺寸较大，据说可达到以往洁净室（Clean Room）的天花板。 现有的、用于量产的EUV曝光设备（NA=0.33，前图）和新一代的高NA EUV曝光设备（NA=0.55，后图）的尺寸的比较。（图片出自：ITF Japan 2020上的演讲资料） 一直以来，ASML都和imec以合作的形式研发光刻技术，为了推进采用了高NA EUV曝光设备的光刻工艺的研发，imec在公司内新设立了“IMEC-ASML HIGH NA EUV LAB”，以共同研发，且计划和材料厂家共同研发光掩模（Mask）、光刻胶（Resist）等材料。 最后，Van den hove先生表示未来会继续推进微缩化：“实现逻辑元件工艺微缩化的目的在于俗称的PPAC，即Power（功耗）的削减、Performance（电气性能）的提高、Area（空间面积）的缩小、Cost（成本）的削减。当微缩化从3纳米、2纳米、1.5纳米发展到1纳米以后，即发展到Sub-1纳米的时候，需要考虑的因素不仅是以上四项，还有环境（Environment）因素，希望未来继续发展适用于可持续发展社会的微缩化工艺。” 在工艺微缩化过程中，不仅重视以往的PPAC，还增加了E（环境），即PPAC-E。（图片出自：ITF Japan 2020上的演讲资料）
    202浏览量
    原文链接

  • 《英特尔首款基于Xe架构的GPU曝光 采用7纳米工艺》
    • 来源专题：光电情报网信息监测服务平台
    • 编译者：husisi
    • 发布时间：2019-11-21
    • 在刚刚举办的英特尔2019年超级计算大会上，针对异构架构在高性能计算中越来越普遍的应用，英特尔宣布全新独立通用GPU，研发代号为“PonteVecchio”。PonteVecchio采用英特尔7纳米工艺进行制造，并将成为英特尔首款基于Xe架构的GPU。该GPU采用英特尔Foveros3D和嵌入式多芯片互连桥接（EMIB）创新封装技术，以及多种其它技术，如高带宽存储器、CXL互连技术以及其它专利技术。 “高性能计算和人工智能工作负载需要包括CPU、通用GPU、FPGA、NNP在内的多种架构。英特尔致力于采取软件先行的策略，为多架构提供统一可扩展的功能加速异构创新。”英特尔高级副总裁、首席架构师RajaKoduri表示。 同时，为百亿亿次级计算奠定基石，英特尔的芯片产品组合由部署在各类芯片平台上的多种架构组成。英特尔?至强?可扩展处理器是英特尔以数据为中心战略的基石，支持着目前全球超算500强中超过90%的超级计算机。英特尔至强?可扩展处理器同时也是唯一一款内置人工智能加速的x86处理器，并针对高性能计算工作负载中大量数据集的分析进行了优化。 与此同时，在2019年超级计算大会上，英特尔透露了关于“极光”（Aurora）超级计算机架构的更多详情，在美国阿贡国家实验室（ArgonneNationalLaboratory）推动百亿亿次级计算的融合。“极光”（Aurora）的计算节点架构将由两个10纳米英特尔至强可扩展处理器（代号“SapphireRapids”）和六个PonteVecchioGPU共同组成。该系统同时还将支持超过10PB的内存和超过230PB的存储容量，并能通过CraySlingshot技术连接超过200个机架的节点。 此外，英特尔还发布了一项全新软件行业计划oneAPI，助力充分释放高性能计算与人工智能技术融合时代多架构计算的潜力；并且发布了一个oneAPIbeta产品。oneAPI是一个以开发者为中心的平台，将为AI应用无处不在、多架构并存的世界重新定义一种新的编程方式。oneAPI包括了一项基于开放规范的行业计划和一款beta产品。该规范包括一种编程语言、强大的API函数库以及底层硬件接口。oneAPIbeta产品为开发者提供了全套的开发工具，包括编译器、编程库、分析器等，并把这些工具封装为特定领域的工具包。初期oneAPIbeta版主要面向英特尔?至强?可扩展处理器、带集成显卡的英特尔?酷睿?处理器，以及英特尔?FPGA，未来还将支持更多硬件。
    130浏览量
    原文链接