《英特尔宣布成立集成光电研究中心》

  • 来源专题:光电情报网信息监测服务平台
  • 编译者: husisi
  • 发布时间:2021-12-15
  • 英特尔研究院近期成立了英特尔®面向数据中心互连的集成光电研究中心。该中心的使命是加速光互连输入/输出(I/O)技术在性能扩展和集成方面的创新,专注于光电子技术和器件、CMOS电路和链路架构,以及封装集成和光纤耦合。
    英特尔资深首席工程师,英特尔研究院PHY 研究实验室主任James Jaussi表示:“在英特尔研究院,我们坚信单一机构不能将所有必要的创新都成功转化为研究现实。通过与全美国的一些顶尖科学家合作,英特尔正为面向下一代计算互连的集成光电发展打开大门。我们期待与这些科研人员密切合作,共同探索如何克服即将到来的性能障碍。”
    随着服务器间的数据移动不断增加,对当下的网络基础架构能力提出了全新挑战。行业正在迅速接近电气I/O性能的实际极限。随着需求的持续增长,电气I/O的功耗性能调节无法保持同步增长,很快将限制用于计算运行的功率。这一性能障碍可以通过集成计算芯片和光互连I/O来克服,这也是英特尔集成光电研究中心的重点工作之一。
    英特尔近期展示了集成光电关键构建模块的技术进展。光的产生、放大、检测、调制、CMOS接口电路和封装集成是实现所需的性能以取代电气成为主要的高带宽封装外接口的关键。
    此外,光互连I/O有望在可达性、带宽密度、功耗和延迟等关键性能指标上显著优于电气I/O。在多个前沿领域的进一步创新来同时提升光学性能、降低功率和成本也是必不可少的。
    关于研究中心:英特尔面向数据中心互连的集成光电研究中心汇集了多所大学和世界知名的科研人员,共同加速光互连输入/输出(I/O)技术在性能扩展和集成方面的创新,其研究愿景是探索技术扩展的路径,以满足未来十年及之后对能效和带宽性能的要求。
    英特尔深知学术是技术创新的核心,并致力于促进全球领先学术机构的科研创新。集成光电研究中心的成立反映了英特尔致力于与学术界合作开发新的先进技术,从而进一步推动计算的发展。
    参加该研究中心的科研人员包括:
    John Bowers,加州大学圣巴巴拉分校
    研究项目:硅上异质集成量子点激光器
    项目说明:加州大学圣巴巴拉分校的团队将研究砷化铟(InAs)量子点激光器与传统硅光子的集成问题。该项目的目标是阐明单频和多波长光源的预期性能和设计参数。
    Pavan Kumar Hanumolu,伊利诺伊大学厄巴纳-香槟分校
    研究项目:通过双二进制信号和波特率时钟恢复实现的低功耗光收发器。
    项目说明:该项目将使用新型跨阻抗放大器和波特率时钟和数据恢复架构来开发超低功耗、高灵敏度的光接收器。光收发模块原型机将采用22纳米CMOS工艺实现,展现出超高的抖动容限和出色的能效。
    Arka Majumdar,华盛顿大学
    研究项目:用于高带宽数据通信的非易失性可重构光交换网络
    项目说明:华盛顿大学的团队将使用新兴的硫族化合物相变材料研究低损耗、非易失性电气可重构硅光子交换机。与现有的可调机制不同,开发出的交换机将保持其状态,允许零静态功耗消耗。
    Samuel Palermo,德克萨斯农工大学
    研究项目:用于数据中心互连的Sub-150fJ/b光收发器
    项目说明:该项目将为大规模并行、高密度和高容量光互连系统开发高能效的光收发器电路,其目标是通过在收发器中采用动态电压频率缩放、低摆幅电压模式驱动器、具有紧密集成光电检测器的超灵敏光接收器和低功率光器件调谐环路来提高能效。
    Alan Wang,俄勒冈州立大学
    研究项目:由高迁移率透明导电氧化物驱动的0.5V硅微型环调制器
    项目说明:该项目旨在通过硅MOS电容器与高迁移率Ti:In2O3之间的异构集成开发一种低驱动电压、高带宽的硅微型环谐振器调制器(MRM)。该器件有望克服光发射器的能效瓶颈,并且可能共同封装在未来的光I/O系统中。
    Ming Wu,加州大学伯克利分校
    研究项目:硅光子的晶圆级光学封装
    项目说明:加州大学伯克利分校的团队将开发集成波导透镜,该透镜具有实现低损耗和高容差光纤阵列的非接触式光学封装的潜力。
    S.J. Ben Yoo,加州大学戴维斯分校
    研究项目:无热且节能的可扩展大容量硅光子收发器
    项目说明:加州大学戴维斯分校的团队将开发极度节能的无热硅光子调制器和谐振光电检测器光集成电路,150 fJ/b能效和16 Tb/s/mm I/O密度下,其容量可扩展至40 Tb/s。为实现这一目标,该团队还将开发一种全新的3D封装技术,用于垂直整合光子和电子集成电路,其互连密度为每平方毫米10,000个焊盘。

相关报告
  • 《英特尔走向全面代工》

    • 来源专题:宽带移动通信
    • 编译者:张卓然
    • 发布时间:2021-05-21
    • 尼克·弗莱厄蒂写道,英特尔重返代工业务在政治上是明智的,尤其是在欧洲 英特尔已经大规模重回代工业务。 新任首席执行官帕特·基辛格表示,IDM2.0计划在设计、制造以及地缘政治方面都向前迈进了一步,而且这次将不同于七年前的那次半途而废的代工行动。 现在英特尔公司有范围十分广泛的技术可供提供,而且准备向客户提供这些技术。与过去截然不同的是,英特尔公司正在提供X86处理器内核技术以及ARM(让人想起英特尔在二十世纪九十年代后期的StrongARM和Xscale芯片设计),甚至提供RISC-V开源内核。所有这些都将与独立的图形处理单元、高速组网和内存知识产权一起提供,这将吸引数据中心ASIC(专用集成电路)芯片设计师。 英特尔将建设两座晶圆代工厂,为欧洲代工 英特尔公司真正缺乏的是前沿尖端技术。晶圆代工业务从22纳米开始,这凸显了英特尔在前沿尖端工艺技术方面面临的困境。尽管英特尔有可能提供FinFET(鳍式场效应晶体管)技术的当前10纳米SuperFET变体,但是英特尔公司已落后于台积电和三星公司。 基辛格表示,7纳米波长的极紫外(EUV)问题已经得到解决,将在今年晚些时候用于下一代处理器。这是一个受欢迎的举措,但还不够。问题在于在欧洲和美国获得大量领先尖端技术的地缘政治。英特尔承诺投资200亿美元在其亚利桑那州园区内新建两座工厂,这或许是对台积电计划在亚利桑那州新建六座工厂的计划的陪衬。所有这些都是为了让全球大客户放心,他们的基本半导体供应稳定可靠。 英特尔将i3内核外包给台积电的5纳米工艺 英特尔公司还指出,自1989年以来,该公司花了150亿美元用于欧洲的制造能力建设,使爱尔兰的制造业翻了一番,到今年为止,又另外支出了70亿美元。 “这项投资旨在将英特尔的最新一代7纳米工艺技术引进到该地区,并且扩大我们的制造业务。它还将推动该地区的经济增长,一旦建成将创造一千六百个永久性的高科技工作岗位,还将创造五千多个建筑工作岗位,”英特尔爱尔兰公司生产与运营副总裁兼总经理伊蒙·辛诺特说道。但是未来还会有更多,这将取决于欧盟提供了多少支持。 “我们计划在年内宣布下一阶段的扩张,为我们在美国、欧洲和世界上其它地方的新代工业务提供支持,”辛诺特说。在整个欧洲,英特尔公司雇佣的员工超过了一万人。爱尔兰、德国、波兰、法国和欧洲其他国家的团队的工作涉及整个供应链,从研究与开发到制造,为全球创新注入了动力。这将在一定程度上取决于欧盟的反应。英特尔已经非常聪明地让自己向“欧洲2030”战略看齐,为欧洲地区带来更多领先的芯片制造能力。爱尔兰是这方面的核心。 “我们正在加速在欧洲的投资,并且支持实现欧盟的雄心壮志,即将全球20%的尖端芯片在本地生产,”辛诺提说道。“我们在欧洲这方面的投资已经打造了一个先进的制造中心,再加上我们在该地区的多样化能力,使我们处于一个独特的地位,为欧盟确保欧洲市场和其他地区市场先进半导体供应的议程提供支持,”辛诺提说。 “我们与欧盟有着共同的雄心抱负,那就是向欧洲提供最先进的半导体技术,并且建设地理上更均衡的制造能力。英特尔在支持欧盟到2030年实现数字化转型的愿景方面具有独特的优势,”辛诺提说。辛诺提在一个明确的短信上表示:“英特尔非常看重全球各地激励半导体创新和制造投资的营商环境和政策。” 下一步必须由欧盟采取行动,欧盟必须表明欧盟非常重视支持半导体供应链。
  • 《英特尔发布基于CMOS工艺集成12个硅自旋量子比特的量子芯片Tunnel Falls》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2023-06-16
    • 6月15日,英特尔官网宣布推出了一款全新的量子芯片Tunnel Falls,该芯片集成了12个硅自旋量子比特,旨在进一步探索量子计算的实用性以应对重大挑战。这是英特尔向研究界发布的第一款硅自旋量子比特芯片设备。它基于300 毫米晶圆制造,利用了英特尔最先进的晶体管工业制造能力,如极紫外光刻(EUV)以及栅极和接触孔处理技术。目前,英特尔正在与马里兰大学的物理科学实验室( Laboratory for Physical Sciences )、帕克分校量子合作研究中心(College Park’s Qubit Collaboratory)合作,以推进量子计算研究。 在硅自旋量子位中,信息(0/1)编码在单个电子的自旋(上/下)中。每个量子位器件本质上都是一个单电子晶体管,这使得英特尔能够利用类似于标准CMOS(互补金属氧化物半导体)逻辑的生产工艺来制造它。英特尔认为,相比其他量子比特技术,硅自旋量子比特具有优势,因为它可以利用先进的晶体管类似的制造技术。硅自旋量子比特的尺寸与一个晶体管相似,约为50 x 50纳米,比其他类型的量子比特小了100万倍,有望更快实现量产。 Tunnel Falls的良率达到了95%,实现了与CMOS逻辑制程接近的电压均匀性。此外,每块晶圆上可以实现超过24000个量子点。Tunnel Falls能够形成4到12个量子比特,并且这些量子比特可以相互隔离或同时操控。 未来,英特尔将继续努力提升Tunnel Falls的性能,并将其与英特尔量子软件开发工具包(SDK)整合,以便将其纳入英特尔的量子计算堆栈中。基于Tunnel Falls的制造经验,英特尔已经开始研发下一代量子芯片,并计划于2024年推出。 原文链接:https://www.intel.com/content/www/us/en/newsroom/news/quantum-computing-chip-to-advance-research.html#gs.0rw4n2