《台积电向学界开放使用业界最成功的16nm FinFET技术》

  • 来源专题:集成电路
  • 编译者: 李衍
  • 发布时间:2023-03-27
  • 据官网2月3日报道,台积电宣布推出“台积电大学FinFET”项目(TSMC University FinFET Program),旨在培育未来半导体芯片设计人才并推动全球学术创新。

    基于该项目,台积电将与亚洲、欧洲和北美的服务合作伙伴合作,为大学提供以下资源:(1)为大学生、教师和学术研究人员提供广泛的教育机会,让其获得业界最成功的16nm鳍式场效应晶体管(FinFET)技术的工艺设计工具包(PDK),包括教育设计案例、训练资料、以及教学影片,将传统平面式晶体管结构设计学习体验提升到先进的FinFET水平。(2)为大学院校领先的芯片研究人员提供使用基于16nm (N16) 及7nm (N7)制程的多项目晶圆(Multi-Project Wafer,MPW)服务,包括逻辑、模拟和射频(RF)方面的研究设计,以将具有影响力的创新研究加速导入实际应用。

  • 原文来源:https://pr.tsmc.com/schinese/news/2998
相关报告
  • 《台积电宣布“A16”芯片制造技术将于2026年量产》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2024-04-26
    • 据官网4月24日报道,台积电近期在美国举行了“2024年台积电北美技术论坛”,公布了其最新的制程技术、先进封装技术、以及三维集成电路(3D IC)技术等。 在论坛上,台积电首次公开了名为TSMC A16(1.6nm)的制程技术。A16将结合台积电的超级电轨构架与纳米片晶体管,预计于2026年量产。这标志着台积电与长期竞争对手英特尔之间关于谁将能够制造出全球最快芯片的较量再次升级。 超级电轨技术可以将供电网络移到晶圆背面,为晶圆正面腾出更多空间,从而提升逻辑密度和性能,让A16适用于具有复杂信号布线及密集供电网络的高效能运算(HPC)产品。 台积电表示,相较于N2P制程,A16芯片密度提升高达1.1倍,在相同工作电压下,速度增快8-10%;在相同速度下,功耗降低15-20%。 台积电高管表示,人工智能芯片厂商可能会成为 A16 技术的首批采用者,而非智能手机厂商。台积电并不认为需要使用荷兰阿斯麦公司 (ASML) 的最新“高数值孔径 (High NA) EUV 光刻机”来制造 A16 芯片。此前,英特尔于4月18日宣布计划率先使用高数值孔径极紫外光刻机来研发其 14A 芯片。 除了A16外,台积电还宣布将推出N4C技术,N4C延续了N4P技术,晶粒成本降低高达8.5%且采用门槛低,预计于2025年量产。 原文链接:https://pr.tsmc.com/english/news/3136
  • 《台积电携手东京大学 于先进半导体技术进行组织性合作》

    • 来源专题:光电情报网信息监测服务平台
    • 编译者:husisi
    • 发布时间:2019-12-02
    • 台积电27日宣布与日本东京大学缔结联盟,双方将在先进半导体技术上进行组织性的合作。在此联盟之中,台积电将提供晶圆共乘(CyberShuttle)服务给东京大学工程学院的系统设计实验室(SystemsDesignLab,d.lab),该实验室亦将采用台积公司的开放创新平台虚拟设计环境(VDE)进行晶片设计。此外,东京大学的研究人员与台积公司的研发人员将建立合作平台,来共同研究支援未来运算的半导体技术。 2019年10月甫成立的东京大学设计实验室是一个结合产学合作的研究组织,协同设计专门且特定应用的晶片,以支援未来知识密集的社会。以此设计实验室做为设计中心,东京大学与台积公司缔结的联盟则使其产生的各种设计得以转换成功能完备的晶片。台积电的虚拟设计环境提供此实验室的创新人员完备的设计架构,为一安全且有弹性的云端设计环境,而晶圆共乘服务更大幅降低了利用半导体产业最先进制程生产的原型晶片的进入门槛。 此外,东京大学与台积电计划在材料、物理、化学、以及其他领域进行先进研究的合作,持续推动半导体技术的微缩,同时也探索推动半导体技术往前迈进的其他途径。