《微米级退火在GaN HEMT gate-first工艺中的应用》

  • 来源专题:半导体工艺技术
  • 编译者: shenxiang
  • 发布时间:2018-11-27
  • GaN与Si CMOS的集成实现了一种新型的数字辅助射频混合信号和功率调节电路。CMOS-first集成方法是最理想的方法,它需要低于450°C的处理温度以确保CMOS电子器件的性能和可靠性。对于GaN MOSFET,gate-first技术是通过自对准栅极工艺获得小存取电阻的一种有吸引力的方法。此外,由于没有欧姆金属,在氧化物沉积之前使用酸或碱溶液进行表面清洁的限制被减少。gate-first技术要求栅极氧化物和金属能够承受后处理过程中的高温加热。举例来说,Al2O3栅介质能够承受的最高温度是800 °C。然而,在800°C-900°C左右的快速热退火(rapid thermal annealing,RTA)是实现AlGaN/GaN异质结低接触电阻欧姆接触所必需的。这种高温工艺与用于GaN电子器件的CMOS-first集成方法和gate-first技术不兼容。

    在追求低温的RTA技术外,华南理工大学的研究人员提出了探索局部的、微米级的退火方法作为另一种解决方案,该方法仅将能量传递到需要高温的区域(如图1所示)。因此,温度敏感部分(如Si CMOS、栅金属和氧化物)可以防止热损伤。用脉冲激光获得了GaN高电子迁移率晶体管(HEMT)的欧姆接触。然而,脉冲激光器并不能聚焦用于选择性退火,整个器件皆处于高功率激光脉冲下。因此,对GaN HEMT进行微米级退火和揭示微米级退火的独特特性是十分必要的。

    图1 微米级退火示意图

    研究人员报道了用聚焦激光在GaN异质系统/器件中欧姆接触的微米级退火方法。微米级的退火方法使得在金属-半导体界面上形成相对厚的TiN(35 nm),因此获得了0.3 Ω⋅mm的低接触电阻。将小型化退火方法应用于GaN HEMT的gate-first方法,获得了电流输出大、栅漏小(要小1×106倍)、动态范围大的HEMT器件。

    图2 分别用700°C RTA、微米级退火和gate-last方法处理的器件的输出(A、B和C)和传输特性(D、E和F)。

    相关研究发表在《IEEE Electron Device Letters》,2018, 39 (12):1896- 1899, DOI: 10.1109/LED.2018.2877717,题目:“Micron-Scale Annealing for Ohmic Contact Formation Applied in GaN HEMT Gate-First Technology”。

相关报告
  • 《激光退火使得能够先栅极制造III族氮化物晶体管》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2018-11-24
    • 华南理工大学利用聚焦激光对源极和漏极进行选择性微米级局部退火,实现栅极优先制造氮化铝镓(AlGaN)高电子迁移率晶体管(HEMT)。 先栅极制造是自对准硅CMOS晶体管制造的标准。先栅极制造GaN HEMT可以为Si CMOS带来新的集成选择。先栅极制造工艺流程始于20nm二氧化硅的等离子体增强化学气相沉积(PECVD)。镍/金栅极金属的电子束蒸发之后通过剥离光刻图案化成5μm长,600μm宽的栅极结构。去除二氧化硅绝缘层,进一步电子束蒸发产生钛/铝/镍/金源/漏电极。通过显微镜物镜聚焦到3μm点的532nm连续波激光实现源/漏电极的退火。目的是热激活AlGaN的氮的向外扩散。该过程在5×10-3Pa压力的自制真空室中进行。 研究人员指出,跨导激光退火器件的外形更平坦,表明在应用中具有更好的线性度和更大的动态范围。
  • 《微电子所在新型硅基环栅纳米线MOS器件研究中取得进展》

    • 来源专题:中国科学院亮点监测
    • 编译者:yanyf@mail.las.ac.cn
    • 发布时间:2018-07-30
    •         近日,中国科学院微电子研究所集成电路先导工艺研发中心在面向5纳米以下技术代的新型硅基环栅纳米线(Gate-all-around silicon nanowire,GAA SiNW)MOS器件的结构和制造方法研究中取得新进展。   5纳米以下集成电路技术中现有的FinFET器件结构面临诸多挑战。环栅纳米线器件由于具有更好的沟道静电完整性、漏电流控制和载流子一维弹道输运等优势,被认为是未来可能取代FinFET的关键架构之一。近年来,将理想环栅纳米线结构和主流FinFET工艺结合发展下一代集成技术已成为集成电路深入发展的研发关键热点之一。如图1所示,目前国际报道的基于主流高k金属栅FinFET制造工艺形成堆叠纳米线器件的研发有两种不同方案:堆叠纳米线(SNW,IMEC)和堆叠纳米片(Nanosheet,IBM)技术。上述方案都需要在普通硅衬底上外延生长高质量的多层GeSi/Si结构,并在高k金属栅取代栅工艺中选择腐蚀GeSi或Si,最终在沟道中选择形成堆叠纳米线而在源漏中保持Fin结构。该技术在集成电路大规模制造中存在许多潜在的挑战: 须生长高质量、接近体硅质量无缺陷的多层GeSi/Si外延层;由于Ge元素在最前道集成步骤中引入,给后继工艺带来较低的工艺温度窗口限制以及较多的Ge原子沾污机会。   针对上述纳米线晶体管架构在集成电路发展应用中所面临的难题,微电子所研究员殷华湘带领的团队提出在主流硅基FinFET集成工艺基础上,通过高级刻蚀技术形成体硅绝缘硅Fin和高k金属栅取代栅工艺中选择腐蚀SiO2相结合,最终形成全隔离硅基环栅纳米线MOS器件的新方法。并在取代栅中绝缘硅Fin释放之后,采用氧化和氢气退火两种工艺分别将隔离的“多边形硅Fin”转化成“倒水滴形”和“圆形”两种纳米线结构。由于在该方法中,纳米线沟道由单晶硅衬底制作形成,导电沟道中材料晶格缺陷更少、界面质量更高。两种高k金属环栅纳米线晶体管都表现出很好的器件特性,其中通过氧化制备的“倒水滴形”环栅纳米线晶体管在16nm物理栅长(对应5nm及以下技术代)下,获得器件亚阈值特性SS = 61.86 mV/dec 和DIBL = 6.5 mV/V,电流开关比大于1E8。SS和DIBL十分接近MOSFET的理论极限数值(60mV/dec和0 mV/V),远超以往同类工艺制造的FinFET性能参数,也达到目前同类器件所报道的最高水平。同时,该类器件结构也可以通过同样的方法在多步刻蚀和取代栅工艺中制作成多层堆叠纳米线,该项研究工作正在进行中。这种不同于现有国际报道的制造方法具有完全自主知识产权,可为未来我国集成电路下一代关键技术的创新发展提供核心器件架构和制造工艺开发的多样选择。该工作以《通过一种先进工艺形成具有优异短沟道控制能力的新型p型环栅纳米线场效应晶体管》为题发表在国际微电子器件期刊《IEEE电子器件快报》上(IEEE Electron Device Letters,DOI: 10.1109/LED.2018.2807389),并被选为该期期刊首篇论文。   该项研究得到国家科技重大专项02专项和国家重点研发计划等项目的资助。