《硅上完全垂直的氮化镓晶体管首次展示》

  • 来源专题:集成电路
  • 编译者: Lightfeng
  • 发布时间:2019-02-24
  • 瑞士洛桑联邦理工学院(EPFL)宣布首次在硅(Si)上展示完全垂直的氮化镓(GaN)金属氧化物半导体场效应晶体管(MOSFET)。

    与横向器件相比,垂直结构更加紧凑,峰值电场往往发生在半导体内部而不是表面。然而垂直格式通常使用昂贵的块状或独立式GaN衬底,硅的使用显着降低了材料成本,较大直径的基板也可以在大规模生产中节省工艺。

    已经在硅上制造了一些准垂直器件,其中触点布置在晶片的正面上,类似于蓝宝石或硅上的GaN LED的供电方式。这导致电流拥挤效应,增加导通电阻。

    EPFL器件的GaN层通过MOCVD技术在6英寸(111)硅上生长:1.07μm缓冲层,1μmn-GaN,4μmi-GaN本征漂移层,350nm p -GaN,180nm n-GaN和20nm n + -GaN。

    得到的n-p-i-n结构用1.27μm栅极沟槽干法刻蚀和四金属氢氧化铵湿法处理制成,以去除蚀刻损伤。快速热退火激活p-GaN掺杂。Mesa蚀刻至1.35μm的深度电隔离器件。背面处理始于将1000μm厚的基板研磨至500μm。然后将晶片用蜡安装在硅晶片上。Bosch工艺去除器件下的硅,然后干蚀刻电阻GaN缓冲层。欧姆铬/金沉积与n-GaN漏极接触。最后使用丙酮从安装蜡中释放器件晶片。

    研究发现,栅极-沟槽蚀刻的蚀刻掩模的取向和材料的改变影响了性能。沿着晶体结构的m面而不是一个平面的对准使电流增加了多达3倍。使用镍掩模而不是二氧化硅,使漏极电流进一步提高1.6倍。与其他GaN-on-Si晶体管相比,镍掩模器件还具有更低的Ron,sp为5mΩ-cm2和BV。

相关报告
  • 《氮极镓氮化镓电流孔垂直电子晶体管》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-06-01
    • 美国的研究人员报告了氮极(N极)氮化镓(GaN)电流孔垂直电子晶体管(CAVET)的“首次演示”,并且该器件实现了2.9MV / cm的阻断电场。 使用N极结构允许使用氮化铝镓(AlGaN)背势垒在上覆的GaN沟道层中诱导二维电子气(2DEG)。背势垒结构在诸如放大器的射频功率应用中可以减少功率损耗,并且是在顶部屏障存在的情况下不会妨碍欧姆金属接触。CAVET结合了横向通道和垂直电压阻断结构,允许更高的电场并消除脉冲操作下的色散/电流崩溃。 制造开始于基于氯的电感耦合等离子体(ICP)蚀刻隔离400nm高的台面。反应离子蚀刻(RIE)暴露晶体管的栅极和存取区域。栅极电介质和表面钝化由20nm的MOCVD氮化硅组成。栅极长度(Lg)和宽度分别为566nm和150μm。栅源(Lgs)距离为2μm;栅孔(Lga)距离为1.3μm。孔隙(Lap)为2μm。 栅极为0V时,最大漏极电流密度为1.68kA / cm2;具体的导通电阻为2.48mΩ-cm2。脉冲测量显示DC性能没有分散。该团队将此归因于垂直结构,其中峰值电场位于漂移区域的深处,远离影响脉冲性能的表面陷阱。 在栅极夹断时,击穿电压为58V,漏电流为1mA / cm2。研究人员估计峰值电场为2.9MV / cm,并认为在垂直N极性GaN晶体管中实现如此高击穿场的第一个证据 对各种测试结构的实验表明,击穿发生在电流阻挡层中,而不是栅极介质中。该团队认为,CBL可以通过更均匀、更厚的植入轮廓得到改善。较厚的较低掺杂漂移区也可以增加击穿电压。随着高击穿电压和低泄漏的需要,在具有较低的位错密度生成的N极性GaN上生长这种较厚的漂移区域方面取得了进展。
  • 《集成在硅氮化镓垂直晶体管上的肖特基二极管》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2018-07-08
    • 瑞士洛桑联邦理工学院(EPFL)声称首次采用垂直氮化镓(GaN)金属氧化物半导体场效应晶体管(MOSFET)与6英寸硅基板上生长的续流肖特基势垒二极管(SBD)通过金属有机化学气相沉积进行单片集成。 研究人员希望找到一种成本更低的垂直GaN功率器件。GaN衬底用于避免降低击穿的临界电场的缺陷。垂直功率器件应该能够比横向结构处理更高的电压和电流。大直径硅衬底的使用应该降低成本,但是GaN在硅上的生长倾向于引入许多性能破坏缺陷。 除了使用低缺陷密度的GaN衬底外,改善的击穿性能可能来自会增加漂移层厚度和降低背景载流子浓度,以及部署场板,边缘终端和保护环技术。也可以从诸如沟槽或结SBD的替代架构中提取益处。