《Picocom希望使用RISC-V实现6G》

  • 来源专题:新一代信息技术-宽带
  • 编译者: 张卓然
  • 发布时间:2023-03-17
  • 今年在巴塞罗那举行的世界移动通信大会(Mobile World Congress)标志着英国芯片设计公司Picocom的一个关键点。

    该公司总部位于英国布里斯托尔和中国上海,在展台上展出来自9家客户的产品,其5G开放式RAN基带芯片的客户总数超过30家。

    该公司去年推出了其旗舰RISC-V 5G片上系统PC802,并一直在为客户增加从小型基站到企业和私人5G网络等一系列应用的生产。现在,它正在研究芯片的变体以及下一代架构中需要包含的内容。

    总裁彼得·克莱顿表示:“到目前为止,开放式RAN一直很昂贵,因为供应商使用通用组件来实现它。在过去一年中,来自Picocom等公司的优化片上系统越来越容易获得。这些片上系统正在设计成设备,将于2023年开始大规模部署。”。

    上个月,该公司宣布位于英国雷丁的Antevia为其PC802芯片的最新客户。这实现了经济高效的5G专用网络部署,可实现建筑物或校园内覆盖范围和容量的智能路由,适应多变的需求,或仅提供高度可靠的5G连接。

  • 原文来源:https://www.eenewseurope.com/en/picocom-looks-to-6g-with-risc-v/
相关报告
  • 《欧盟大力投资 RISC-V开源架构寻求芯片独立性》

    • 来源专题:集成电路
    • 发布时间:2024-03-04
    • 据Eetimes网站3月1日报道,欧盟最近提出了多项举措来促进基于 RISC-V 的芯片的开发,旨在减少欧洲对美国和亚洲芯片制造商的依赖。这项工作由巴塞罗那超级计算中心领导,该中心一直是 RISC-V 技术开发的先驱。 RISC-V 是一种开源指令集架构,没有任何一家公司垄断拥有。这使得它对欧盟来说是一个有吸引力的选择,可以提供更大的灵活性和安全性。巴塞罗那超级计算中心 (BSC) 是欧洲领先的研究中心之一,在基于 RISC-V 的芯片的开发中发挥着关键作用。 为了更多地了解欧洲半导体计划和 BSC 的作用,EE Times 采访了巴塞罗那超级计算机中心主任 Mateo Valero 和 BSC 首席研究工程师 Teresa Cervero。BSC 领导着多个 RISC-V 项目,包括欧洲处理器计划(EPI) 及其衍生OpenChip项目。EPI 是一个耗资 7000 万欧元的项目,旨在开发新一代高性能 RISC-V 处理器。OpenChip 是一家将 BSC 的 RISC-V 技术商业化的公司。BSC开始使用Lagarto系列 CPU 制造芯片,并于 2019 年 5 月首次流片,采用 65 纳米工艺。 Valero表示,BSC正在开发第四代 Lagarto 核心,目标是在不久的将来实现 7 纳米及更高工艺。BSC还与其他欧洲公司和研究机构合作开发完整的RISC-V生态系统,包括软件工具、编译器和操作系统。BSC 希望在下一代 MareNostrum 6 中使用 RISC-V 处理器。 原文链接: https://eurohpc-ju.europa.eu/inauguration-marenostrum-5-europe-welcomes-new-world-class-supercomputer-2023-12-21_en https://www.bsc.es/news/bsc-news/european-supercomputer-marenostrum-5-starts-bsc
  • 《瑞萨推出RISC-V语音识别芯片》

    • 来源专题:新一代信息技术
    • 编译者:张卓然
    • 发布时间:2023-06-09
    • 瑞萨电子开发了其首款RISC-V微控制器,该微控制器专为使用Andes IP的语音识别接口系统而设计。   R9A06G150 32位专用处理器(ASSP)提供了一个完整、经济高效、可用于生产的语音控制系统,无需RISC-V工具和前期软件投资。   该芯片使用独立设计公司开发的专用应用程序代码进行预编程,支持多种语言和用户定义的关键字进行语音识别操作。该芯片针对住宅和商业楼宇自动化、家用电器、玩具和医疗保健设备,生态系统合作伙伴可以为批量生产提供交钥匙语音控制应用程序。   应用程序代码由领先的独立设计公司、语音识别技术专家赛微科技(Cyberon)和专门从事嵌入式解决方案的系统集成商Orbstar开发。正如他们对瑞萨之前的电机控制ASSP所做的那样,Segge微控制器将通过其完整的生态系统(包括嵌入式工作室和J-Link)为语音控制ASSP提供支持。   该芯片使用基于AndeStar V5架构的AndesCore D25F CPU内核,运行频率为10兆赫,具有256K程序闪存、128K RAM和16KB数据闪存。专用音频PDM和SSI接口块提供与麦克风和编解码器的无缝连接,与低成本模拟麦克风和输出兼容,由外部主机通过SCI/Uart、SPI、I3C或I2C接口控制。封装在48、32或24引脚的方形扁平封装中,用于低成本设计。