《用于Ga2O3热管理的金刚石》

  • 来源专题:集成电路
  • 编译者: Lightfeng
  • 发布时间:2021-05-09
  • 美国的研究人员表示,多晶金刚石沉积工艺的发展,推动了β-Ga2O3电子器件的设备级热管理研究向前迈出重要的一步。氧化镓(Ga2O3)材料具有质量高、成本低的优势,但是Ga2O3的导热系数相对较低。管理是高功率器件的关键考虑因素,近年来导热金刚石层已成为研究热点。

    斯坦福大学、宾夕法尼亚州立大学、治亚理工学院和加利福尼亚大学戴维斯分校的研究小组使用了日本双日机械公司的(-201)β-Ga2O3衬底,衬底为锡掺杂,使用直径5-10nm的金刚石纳米颗粒,悬浮在去离子水和二甲基亚砜(DMSO)中。胶态分散体具有各种ZETA电位,既有正电也有负电。研究人员尝试了三种播种过程:超声处理、滴入和聚合物辅助。

    金刚石的主要生长是通过微波等离子体化学气相沉积(CVD),碳源是甲烷(CH4),生长温度为500℃-700℃。研究人员发现,超声波种子不能用于后续的CVD工艺,因为种子沉积会产生裸露的Ga2O3斑块,而该部分会被CVD反应室中的氢等离子体分解,这会造成不连续的金刚石层。

    滴播使用了用DMSO稀释的纳米颗粒悬浮液。这使得可以通过CVD生长连续的金刚石层。但是,厚的籽晶层形成了不均匀的CVD金刚石层。此外,如果厚度大于200nm,则金刚石倾向于分层。这归因于Ga2O3和金刚石之间较大的热膨胀系数(CTE)不匹配。

    聚合物辅助晶种包括预先用聚二烯丙基二甲基氯化铵(PDDAC)覆盖Ga2O3表面。这产生了负电位表面,该表面吸引了具有正zeta电位的金刚石纳米颗粒。所得种子层由密度大于1012 / cm2的纳米颗粒单层组成。

    研究发现具有单个聚合物辅助晶种层的CVD生长覆盖率不足,无法保护Ga2O3免受氢等离子体的攻击。修改方法后,得到了三个纳米粒子单层,但是CVD金刚石依然不均匀。最后,研究人员通过等离子增强CVD在Ga2O3上施加了一层薄薄的二氧化硅(SiO2)层。SiO 2在氢等离子体下比Ga 2 O 3易于分解。这允许使用聚合物辅助纳米颗粒的单层作为种子。

    最终所得的金刚石薄膜均匀性很出色。层厚度为19nm SiO2和260nm金刚石。在100nm SiO2上生长的金刚石层达到930nm的厚度-平均晶粒尺寸为?400nm。较薄的薄膜的晶粒尺寸为?130nm。

    该团队表示,添加介电层可防止基材腐蚀,并改善金刚石在表面上的附着力。而且,由于通过降低金刚石和介电层之间的CTE不匹配,减少了金刚石膜的残余应力,因此可以实现更厚的金刚石生长。

    时域和频域热反射率(TDTR和FDTR)用于表征热导率和边界电阻。热反射包括检测由脉冲激光辐射产生的声波,分析所得的响应以提取材料结构的热性能。例如,TDTR研究使用82nm的金层作为1.2MHz激光脉冲和声波之间的换能器,以提取热导率。使用TDTR热导率作为输入的一部分,在10kHz-20MHz范围内的FDTR能够导出边界电阻。发现这些FDTR抗性比仅使用TDTR得出的估计值更为精确。

    估计?260nm金刚石薄膜的方向平均导热率约为?110W / m-K,使用TDTR和FDTR导出热边界电阻(TBR),SiO2层约占30m2K / GW热边界电阻的四分之三。研究人员补充说:“TBR的其余部分主要源自金刚石成核区域缺陷和界面粗糙度。”

相关报告
  • 《Extreme-k和Ga2O3功率移动》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2020-12-27
    • 美国俄亥俄州立大学声称氧化镓(β-Ga2O3)横向晶体管的功率品质因数最高,为376MW / cm2。研究人员使用了由钛酸钡(BaTiO3)构成的绝缘体,该钙钛矿氧化物结合了极高的介电常数和高击穿场强(> 8MV / cm)。 根据仿真,电介质可以减小给定偏置下的峰值场。射频(RF)和电力电子设备可以受益于更高的平均电场,从而实现提高效率、功率密度和速度。该团队评论说:“将基于钙钛矿氧化物的极端介电常数介质集成到常规和宽禁带半导体中,如Si、GaAs、GaN和SiC,可以使射频和电力电子设备的性能得到前所未有的改善。” BaTiO3电介质的使用还使通道电荷密度更高,达到1.6x1013 / cm2,从而降低了导通电阻。β-Ga2O3的理论击穿场强为8MV / cm,远大于氮化镓(GaN)的3MV / cm。β-Ga2 O3的一个缺点是迁移率较低。较高的通道电荷可以在某种程度对此进行补偿。 研究人员在以极限k BaTiO3为绝缘体的β-Ga2O3上制造了横向金属-绝缘体-半导体场效应晶体管(MISFET)。沟道区域是使用880℃金属有机化学气相沉积(MOCVD)在铁掺杂的β-Ga2O3衬底上形成β-(AlxGa1−x)2O3/Ga2O3层。有意掺杂的5x1018/cm3铝/氧化镓层是硅烷中的硅(SiH4)制成的。 使用光刻技术定义源极和漏极区域,然后进行硅离子注入,并通过900°C退火30分钟进行激活。然后将源极和漏极蚀刻至β-Ga2O3,并退火由钛/金/镍形成的金属触点。 使用来自烧结的BaTiO3源的670°C RF溅射法涂覆BaTiO3。BaTiO3的厚度为73nm,略低于75nm的靶材。研究人员计划用Al2O3中间层来改善其性能,避免溅射对沟道电阻产生负面影响。源极/漏极欧姆接触也遭受溅射降解,这可以通过在BaTiO3之后施加金属和/或通过优化金属堆叠来改善。 该器件通过台面隔离蚀刻和镍/金/镍肖特基栅极沉积完成。栅漏间距(Lgd)介于0.5μm至6μm之间。栅极长度为0.7μm。电容电压测量表明BaTiO3的介电常数为235,此为介电常数的下限估计值。 最低导通电阻为13.6Ω-mm,已标准化为栅极宽度为0.5μmLgd和1.5μmLsd。漏极电流达到359mA / mm,这是在直流条件下,任何外延生长的β-Ga2O3侧向晶体管器件中报告的最高电流,只有在转移到高导热性衬底(如金刚石和金刚石)的β-Ga2O3纳米膜晶体管中可以获得更高的电流。 三端击穿电压(Vbr)随着Lgd的增加而增加,对于6μm的间距,最高值为918V。对于0.5μm的Lgd,在201V击穿。击穿时的平均电场从0.5μmLgd时的4MV / cm降低到6μm时的1.5MV / cm。 反向偏置电流测量表明,栅极泄漏会限制击穿性能。仿真表明,栅极拐角处的电场尖峰,这会增加器件的栅极电流泄漏并导致电介质击穿。 功率因数Vbr2 / RspON平衡了击穿与特定电阻之间的权衡,并针对源漏区(Lsdxwidth)进行了归一化。所有器件的品质因数均高于147MW / cm2,对于4.7μmLsd和3μmLgd,其640V Vbr和1.08mΩ-cm2RspON达到376MW / cm2。该团队声称376MW / cm2的数字是β-Ga2O3晶体管的最高报告值。
  • 《金刚石热管理技术提高了氮化镓晶体管的功率》

    • 来源专题:中国科学院文献情报制造与材料知识资源中心 | 领域情报网
    • 编译者:冯瑞华
    • 发布时间:2019-05-22
    • 据《今日半导体》2019年5月2日报道,美国海军研究实验室(NRL)的一组研究人员声称,记录了氮化铝镓(AlGaN)势垒高电子迁移率晶体管(HEMT)的直流功率密度。研究人员用金刚石替换外延生长III族氮化物器件层的硅衬底,来实现晶体管的高功率,增强热管理能力。 该团队的目标是实现商用和军用电子产品所需的高频率性能和高功率密度。由于金刚石优异的导热特性,先前已用来传导高频和高功率应用中产生的高温。采用的热传导技术其一是晶圆键合方式,而另一种更有吸引力的方式是直接在器件层的背面生长金刚石。 在先前工作的基础上,NRL领导的团队倒转了GaN / Si基片并去除了硅衬底。蚀刻掉暴露的N极III-N成核层,留下约700nm厚度的GaN缓冲层。元素六公司(Element Six Technologies)在厚多晶金刚石层的化学气相沉积(CVD)之前施加了30nm的氮化硅(SiN)势垒层。 NRL的 HEMT结构采用20nm Al0.2Ga0.8N势垒层,台面等离子体蚀刻,钛/铝/镍/金欧姆源极 - 漏极接触沉积和退火,镍/金肖特基栅极沉积,钛/金接触垫料覆盖和等离子体增强化学气相沉积(PECVD)氮化硅钝化工艺。该HEMT的制作步骤分为在用金刚石替换硅衬底之前和之后两个阶段,并优化了氮化硅钝化性能以避免在脉冲操作下发生电流崩塌。 研究人员报告说:“室温霍尔测量和直流电流-电压特性表明,衬底侧工艺不会显著影响HEMT的迁移率和载流子面密度,从而影响其导通电阻。此外,仅观察到对阈值电压和跨导的微小影响。” 热反射成像(TRI)显示,在功率密度为15W / mm直流操作下,硅衬底HEMT的漏源交界处温度升高,超过了150°C(图1)。相比之下,金刚石衬底HEMT在功率密度为24.2W / mm时,漏源交界处的温度没有明显升高。功率密度高于24.2W / mm时,金刚石衬底HEMT的漏源交界处温度确实会升高,主要是由于栅极漏电流所致。即便如此,在功率密度为56W / mm条件下,在漏源交界处的温度也没有高于176℃。最高温度产生于漏极边缘的栅极区域,为205℃。 以金刚石为衬底的GaN HEMT(GaNDi-2)的热阻值低至2.95°C-mm / W。之前的金刚石替代工艺下制造出的GaN HEMT(GanDi-1)的热阻值更高,为3.91°C-mm / W。较高的热阻值归因于金刚石衬底的交界面处的缺陷。透射电子显微镜(TEM)显示了GaNDi-1样品的30nm氮化硅层和GaN界面处的纳米尺寸空隙(图2)。相比之下,GaNDi-2样品实现了“锋利的GaN-金刚石界面和更低的热阻”。原硅衬底(GaNSi-1和2)上的GaN HEMT的热阻则更高。 研究人员建议,减薄或消除氮化硅势垒层可以将热阻降低,最多可达48%。然而,此过程还需要消除界面中的空隙。