登录
 机构网站
  1. 首页
  2. 情报产品
  3. 快讯详情

《ARM发布超高效率Armv9 CPU Cortex-A320用于物联网和AI应用》

  • 来源专题：集成电路与量子信息
  • 发布时间：2025-02-27

  • 据官网2月26日报道，Arm推出了Cortex-A320，这是第一款采用Armv9架构的最小的、超高效Cortex-A处理器。Cortex-A320是一款基于Armv9.2-A版本架构的AArch64 CPU。其微架构源自Cortex-A520，但经过了显著优化，以提高面积和功耗。通过多次微架构更新，与Cortex-A520相比，效率提高了50%以上。

    边缘人工智能需要越来越高的计算性能、更强的安全性和更大的软件灵活性。随着软件复杂性的增长，Armv9架构被引入以提供先进的机器学习（ML）和人工智能功能，以及增强的安全功能。这种领先的架构现在部署在超高效的Cortex-A3xx层，为下一代边缘人工智能应用提供了坚实的基础。

    原文链接：Introducing Cortex-A320: Ultra-efficient Armv9 CPU Optimized for IoT - Arm Newsroom

  • 原文来源：http://mp.weixin.qq.com/s?__biz=Mzg2NDgzNTQ4MA==&mid=2247774035&idx=8&sn=d239d71fce4cca1bfd8de2ec04fb67cd&scene=0
61浏览量
原文链接
相关报告

  • 《Marvell公司发布了配备ARM Cortex-A72 CPU、由先进网络和I/O支持的新的超大规模虚拟SOC系列》
    • 来源专题：集成电路
    • 编译者：Lightfeng
    • 发布时间：2016-06-05
    • Marvell（NASDAQ:MRVL），存储、云基础设施、物联网（IOT）、连接和多媒体半导体解决方案等方面的全球领导者，今天宣布了该行业的首款ARM® Cortex®-A72生产样品的可用性，它是基于建立在Marvell独创的MoChi™架构Marvell® ARMADA® 7000 and 8000上的片上系统（SOC）。Marvell的ARMADA 7000和8000系列都是可扩展性的，非常适合于各种IP设备、数据中心、企业、中小型企业（SMB），和小型办公家庭办公室（SoHo区）的应用。Marvell ARMADA 7000 (88F70x0) and 8000 (88F80x0)每一个都具有双四核ARM cortex-a72处理器，提供了高水平的集成和效率，以及领先的性能和功耗。这些新产品进一步加强了Marvell的嵌入式处理器的领导地位，扩大了其屡获殊荣的ARMADA产品套件。这两种器件系列已经与全球各地的一线厂商提供样品，并且都在积极设计中。
    9浏览量
    原文链接

  • 《移动公司将ARMv9芯片贴在5nm上》
    • 来源专题：宽带移动通信
    • 编译者：张卓然
    • 发布时间：2021-06-02
    • ARM客户已经使用Cadence和Synopsys的工具，利用新的ARMv9架构进行5nm和3nm设计 ARM客户使用Cortex-X2、Cortex-A710和Cortex-A510 CPU、Mali-G710 GPU和DynamIQ Shared Unit-110成功实现了5nm移动系统芯片设计。 作为合作的一部分，Cadence 设计系统对5nm和7nm工艺技术上的数字和验证全流程进行了微调，以支持带有RTL到GDS数字流快速采用工具包（RAK）的ARMv9体系结构。这一举措意义重大，因为ARMv9的大部分重点都放在使用Neoverse架构的数据中心的大型芯片上。Synsopsys工具也将设计提升到3nm。 开发ARMv9移动SoC的Cadence数字流程和相应的5nm和7nm RAK包括Modus DFT软件解决方案、Genus合成解决方案、Innovus实现系统、Quantus提取解决方案、Tempus定时结束解决方案和ECO 选项、Voltus IC电源完整性解决方案，共形等价检验和共形低功耗。 Cadence iSpatial技术提供了一个集成的、可预测的实现流程，因此用户可以更快地实现设计收敛。该流程还采用了分层技术，以帮助减少大型高性能CPU的设计时间。Innovus实施系统的GigaOpt功率优化功能显著降低了大型5nm芯片的动态功耗，而Tempus ECO选项使用基于路径的优化提供了结束精确的最终设计收敛。 Cadence还优化了其系统级验证IP（系统VIP）和验证全流程，以支持ARMv9 IP最新的AMBA互连协议。系统VIP扩展包括新的检查程序、验证计划和流量生成器，以有效地验证ARM移动SoC一致性、性能和ARM SystemReady合规性。 验证全流程为最新的ARMv9 IP提供最佳验证吞吐量，包括Cadence Xcelium逻辑仿真平台、钯 Z1和Z2企业仿真平台、Protium X1和X2企业原型平台、JasperGold正式验证平台、vManager规划和度量，以及Perspec系统验证器和虚拟系统平台。 Cadence高级副总裁兼数字与结束组总经理Chin Chi Teng博士表示：“Cadence与ARM合作开发了多代CPU和GPU，用于移动IP开发，我们的最新工作扩展了我们对最近推出的Armv9体系结构的支持。ARM使用我们的Cadence数字和验证全流程创新来开发其移动IP，随着ARM新CPU的推出，我们使客户能够实现PPA目标，加快设计定案时间，并提供系统就绪验证和早期软件启动。” 同样的芯片设计人员也在使用Synopsys 融合设计平台，包括用于5nm 设计定案和早期3nm设计的ARMv9芯片上的RTL设计师和融合编译器。其中包括融合设计平台、验证连续体平台和DesignWare接口IP。 Synopsys数字设计集团总经理山卡尔·克里希那摩西表示：“在这个知识驱动的世界，数据正成为一种日益增长的重要货币，其及时、高效和安全的处理对于塑造一个安全、信息杠杆化的未来至关重要。我们广泛的优化设计、验证、IP、软件安全和软件质量解决方案组合已与Arm进行了积极的联合优化，以支持基于Armv9体系结构的新一轮高价值应用程序，为可靠的、以电源为中心的性能建立新的基准。” Arm新移动解决方案的早期采用者正在使用Synopsys针对Arm优化的验证连续体平台解决方案，包括虚拟机开发工具包（VDK），其中Arm快速模型用于Cortex-X2、Cortex-A710、Cortex-A510 CPU和Mali-G710 GPU、VCS 仿真、用于软件和硬件调试的Verdi、Synopsys ZeBu服务器上AMBA验证IP和HAPS硬件加速了软硬件协同开发。
    251浏览量
    原文链接