《IC设计服务厂创意冲刺先进制程 5纳米设计流程第4季完成验证》

  • 来源专题:集成电路
  • 编译者: shenxiang
  • 发布时间:2019-04-17
  • IC设计服务厂创意电子持续积极冲刺先进制程技术,今年3月完成5纳米测试芯片设计定案,预计投入新台币10亿元开发5纳米制程设计流程,将于第4季完成验证。

    创意除与策略伙伴台积电紧密合作,本身也积极投入先进制程与关键知识产权开发,满足市场需求,并期能拉开与竞争对手的距离。

    在耕耘先进制程有成下,创意去年7纳米制程业绩大幅成长,营收比重攀高至19%,并于今年3月完成5纳米测试芯片设计定案。

    创意内部规划,将投入10亿元开发5纳米制程设计流程,研发费用较7纳米的3.5亿元高出1.85倍,预计今年第4季完成验证,2021年第1季量产芯片设计定案。

    除5纳米制程设计流程开发外,创意也将持续优化7纳米制程,并发展SerDes与PCIe等高速界面,预估包含10亿元开发5纳米制程设计流程,创意未来2年将投入约45亿元研发费用。

相关报告
  • 《IC设计服务厂创意电子公司冲刺先进制程 5纳米设计流程第4季完成验证》

    • 来源专题:集成电路设计
    • 编译者:shenxiang
    • 发布时间:2019-04-21
    • IC设计服务厂创意电子持续积极冲刺先进制程技术,今年3月完成5纳米测试芯片设计定案,预计投入新台币10亿元开发5纳米制程设计流程,将于第4季完成验证。 创意除与策略伙伴台积电紧密合作,本身也积极投入先进制程与关键知识产权开发,满足市场需求,并期能拉开与竞争对手的距离。 在耕耘先进制程有成下,创意去年7纳米制程业绩大幅成长,营收比重攀高至19%,并于今年3月完成5纳米测试芯片设计定案。 创意内部规划,将投入10亿元开发5纳米制程设计流程,研发费用较7纳米的3.5亿元高出1.85倍,预计今年第4季完成验证,2021年第1季量产芯片设计定案。 除5纳米制程设计流程开发外,创意也将持续优化7纳米制程,并发展SerDes与PCIe等高速界面,预估包含10亿元开发5纳米制程设计流程,创意未来2年将投入约45亿元研发费用
  • 《西门子将与台积电深化合作推动 2 纳米及 A14 先进制程 EDA 设计工具认证》

    • 来源专题:集成电路与量子信息
    • 发布时间:2025-05-01
    • 据semiconductor-digest网4月24日报道,西门子已获得台积电 Calibre nmPlatform 软件套件的认证,涉及 N2P和 A16 制程等先进工艺,而且其 Calibre®3DSTACK 解决方案已通过台积电3DFabric®技术和 3Dblox 标准的认证,推进了硅堆叠和封装设计。 西门子和台积电正在进一步推进新宣布的台积电 N3C 技术的工具认证,并启动了台积电最新 A14 技术的设计支持合作,为下一代设计奠定了基础。