《大面积1.2千伏氮化镓垂直功率Fin-FET的开关性能创下新记录》

  • 来源专题:集成电路
  • 编译者: shenxiang
  • 发布时间:2019-02-15
  • 来自美国麻省理工学院、新加坡麻省理工学院研究与技术联盟、IQE RF公司和哥伦比亚大学的团队报道[Yuhao Zhang et al, IEEE Electron Device Letters, vol40, p75, 2019].,大面积1.2千伏氮化镓垂直功率Fin-FET的开关性能创下新记录,这是“对大面积垂直氮化镓功率晶体管的电容、电荷和功率开关特性(figure of merits,FOM)的第一次实验研究”。

    垂直氮化镓结构应能在更小的尺寸上实现更高的击穿电压,并便于热管理。该团队一年多前在2017年国际电子器件会议上报告了他们的设计[www.semiconductor-today.com/news_items/2017/dec/mit_.shtml]。该器件仅使用n型材料,使外延生长更容易,减少电荷存储问题。通常关闭性能由鳍片结构和栅极金属工作功能共同实现,在零栅极电位下产生通道的完全耗尽。正常关闭操作降低了功耗,并允许故障后容易关闭。

    该器件结构的最新发展是在闸极衬垫边缘下引入了氩注入端接,“这在垂直GaN场效应晶体管中是首次”。

    研究人员使用金属有机化学气相沉积(MOCVD)在2英寸重氮掺杂氮化镓基板上。轻掺杂N-GaN漂移层为~9.5μm,重掺杂N+-GaN帽为300nm。

相关报告
  • 《垂直功率三栅SiC MOSFET》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2020-12-14
    • 美国普渡大学和Sonrisa Research公司报告称其研究的4H多型碳化硅(SiC)垂直功率三栅金属氧化物半导体场效应晶体管(MOSFET)比沟道电阻显着降低,这种新型MOSFET集成了亚微米FinFET通道。 该团队表示,这种结构与晶圆减薄相结合,可以使导通电阻降低2倍以上,使晶圆集成器件数量增加了两倍,并且可以大大降低650V功率下SiC功率MOSFET的成本。 鳍状结构增加了载流区域的有效宽度,而不增加器件面积。降低导通电阻在使用反型层沟道的SiC器件中尤为重要,因为相对于硅,迁移率降低了10倍。 三栅极MOSFET的制造顺序概述:(a)注入p型基极和n +源极区域,(b)蚀刻沟槽,(c)沉积栅极氧化物和多晶硅栅极,(d)图案化多晶硅栅极,(e)形成ILD,(f)并用BHF浸入清除鳍片上的薄氧化物,形成欧姆接触并沉积顶部金属。 所使用的外延晶片由厚度为350μm的重掺杂n + 4H-SiC衬底,5.2μm的1.4x1016 / cm3 n型漂移层和1.6μm的1.0x1017 / cm3 n型结FET层组成。再形成2μm深,5μm宽的逆行p型基极区和1.3μm深,4μm宽的n +源区。p型基极区域形成为相隔4.5μm的条纹。沟道深0.8μm,宽0.5μm,间距为0.5μm。蚀刻的表面在1500°C和15kPa压力下通过氢等离子体蚀刻而变得光滑。 栅极叠层由低压化学气相沉积(LPCVD)多晶硅形成的47nm绝缘体层和多晶硅栅电极组成。在电极沉积之前,将氧化的多晶硅绝缘体在1175℃的一氧化氮中进行热退火。栅电极被图案化为7.5μm宽的条纹,以允许在2μm宽的间隙中进入源极区域。 进一步沉积热氧化的多晶硅作为厚的层间电介质(ILD)。用缓冲氢氟酸(BHF)浸液清除源区中鳍片的顶部的绝缘材料。最终的器件针对650V阻断,通过浮动场环边缘端接实现。在706V下发生雪崩击穿,并且栅氧化物在?9MV / cm电场下破裂。 栅极阈值为0.5V,由于在鳍片的相对侧上明显存在不平等执行的通道,亚阈值表现异常。这可能是由于注入过程中的阴影效应所致,可在晶圆相对于离子束的取向相同的情况下进行基极和源极注入来消除。 栅极通过在此处形成一个反向层来控制电流从源极流过p型区域。穿过p基极后,流量继续向下并通过漂移区到达漏极。这种结构使18V栅电位下的比导通电阻为2.19mΩ-cm2,而在同一晶片上的常规平面双注入MOSFET(DMOSFET)的比导通电阻为4.07mΩ-cm2。 研究小组估计,工业标准的晶圆减薄工艺可以将新晶体管的电阻降低到1.54mΩ-cm2,而传统的DMOSFET只有3.42mΩ-cm2。通过进一步的提取技术,研究人员计算出沟道的比导通电阻为0.67mΩ-cm2,而DMOSFET的比导通电阻为2.38mΩ-cm2。 这项工作还使上鳍片表面以及沟槽底部和侧壁的反向电子迁移率分别估计为21、13和10cm2 / V-s。研究人员评论说:“显然,需要优化蚀刻侧壁的MOS特性,并且还有很大的改进空间。”
  • 《氮极镓氮化镓电流孔垂直电子晶体管》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-06-01
    • 美国的研究人员报告了氮极(N极)氮化镓(GaN)电流孔垂直电子晶体管(CAVET)的“首次演示”,并且该器件实现了2.9MV / cm的阻断电场。 使用N极结构允许使用氮化铝镓(AlGaN)背势垒在上覆的GaN沟道层中诱导二维电子气(2DEG)。背势垒结构在诸如放大器的射频功率应用中可以减少功率损耗,并且是在顶部屏障存在的情况下不会妨碍欧姆金属接触。CAVET结合了横向通道和垂直电压阻断结构,允许更高的电场并消除脉冲操作下的色散/电流崩溃。 制造开始于基于氯的电感耦合等离子体(ICP)蚀刻隔离400nm高的台面。反应离子蚀刻(RIE)暴露晶体管的栅极和存取区域。栅极电介质和表面钝化由20nm的MOCVD氮化硅组成。栅极长度(Lg)和宽度分别为566nm和150μm。栅源(Lgs)距离为2μm;栅孔(Lga)距离为1.3μm。孔隙(Lap)为2μm。 栅极为0V时,最大漏极电流密度为1.68kA / cm2;具体的导通电阻为2.48mΩ-cm2。脉冲测量显示DC性能没有分散。该团队将此归因于垂直结构,其中峰值电场位于漂移区域的深处,远离影响脉冲性能的表面陷阱。 在栅极夹断时,击穿电压为58V,漏电流为1mA / cm2。研究人员估计峰值电场为2.9MV / cm,并认为在垂直N极性GaN晶体管中实现如此高击穿场的第一个证据 对各种测试结构的实验表明,击穿发生在电流阻挡层中,而不是栅极介质中。该团队认为,CBL可以通过更均匀、更厚的植入轮廓得到改善。较厚的较低掺杂漂移区也可以增加击穿电压。随着高击穿电压和低泄漏的需要,在具有较低的位错密度生成的N极性GaN上生长这种较厚的漂移区域方面取得了进展。