《英特尔公布技术路线图:10年后推1.4纳米工艺 仍然相信摩尔定律》

  • 来源专题:集成电路
  • 编译者: shenxiang
  • 发布时间:2019-12-18
  • 据外媒报道,在今年的IEEE国际电子设备会议(IEDM)上,芯片巨头英特尔发布了2019年到2029年未来十年制造工艺扩展路线图,包括2029年推出1.4纳米制造工艺。

    2029年1.4纳米工艺

    英特尔预计其制造工艺节点技术将保持2年一飞跃的节奏,从2019年的10纳米工艺开始,到2021年转向7纳米EUV(极紫外光刻),然后在2023年采用5纳米,2025年3纳米,2027年2纳米,最终到2029年的1.4纳米。这是英特尔首次提到1.4纳米工艺,相当于12个硅原子所占的位置,因此也证实了英特尔的发展方向。

    或许值得注意的是,在今年的IEDM大会上,有些演讲涉及的工艺尺寸为0.3纳米的技术,使用的是所谓的“2D自组装”材料。尽管不是第一次听说这样的工艺,但在硅芯片制造领域,却是首次有人如此提及。显然,英特尔(及其合作伙伴)需要克服的问题很多。

    技术迭代和反向移植

    在两代工艺节点之间,英特尔将会引入+和++工艺迭代版本,以便从每个节点中提取尽可能多的优化性能。唯一的例外是10纳米工艺,它已经处于10+版本阶段,所以我们将在2020年和2021年分别看到10++和10+++版本。英特尔相信,他们可以每年都做到这一点,但也要有重叠的团队,以确保一个完整的工艺节点可以与另一个重叠。

    英特尔路线图的有趣之处还在于,它提到了“反向移植”(back porting)。这是在芯片设计时就要考虑到的一种工艺节点能力。尽管英特尔表示,他们正在将芯片设计从工艺节点技术中分离出来,但在某些时候,为了开始在硅中布局,工艺节点过程是锁定的,特别是当它进入掩码创建时,因此在具体实施上并不容易。

    不过,路线图中显示,英特尔将允许存在这样一种工作流程,即任何第一代7纳米设计可以反向移植到10++版本上,任何第一代5纳米设计可以反向移植到7++版本上,然后是3纳米反向移植到5++,2纳米反向移植到3++上,依此类推。有人可能会说,这个路线图对日期的限定可能不是那么严格,我们已经看到英特尔的10纳米技术需要很长时间才成熟起来,因此,期望公司在两年的时间里,在主要的工艺技术节点上以一年速度进行更新的节奏前进,似乎显得过于乐观。

    请注意,当涉及到英特尔时,这并不是第一次提到“反向移植”硬件设计。由于英特尔10纳米工艺技术目前处于延迟阶段,有广泛的传闻称,英特尔未来的某些CPU微体系结构设计,最终可能会使用非常成功的14纳米工艺。

    研发努力

    通常情况下,随着工艺节点的开发,需要有不同的团队负责每个节点的工作。这副路线图说明,英特尔目前正在开发其10++优化以及7纳米系列工艺。其想法是,从设计角度来看,+版每一代更新都可以轻松实现,因为这个数字代表了完整的节点优势。

    有趣的是,我们看到英特尔的7纳米工艺基于10++版本开发,而英特尔认为未来的5纳米工艺也会基于7纳米工艺的设计,3纳米基于5纳米设计。毫无疑问,每次+/++迭代的某些优化将在需要时被移植到未来的设计中。

    在这副路线图中,我们看到英特尔的5纳米工艺目前还处于定义阶段。在这次IEDM会议上,有很多关于5纳米工艺的讨论,所以其中有些改进(如制造、材料、一致性等)最终将被应用于英特尔的5纳米工艺中,这取决于他们与哪些设计公司合作(历史上是应用材料公司)。

    除了5纳米工艺开发,我们还可以看看英特尔的3纳米、2纳米以及1.4纳米工艺蓝图,该公司目前正处于“寻路”模式中。展望未来,英特尔正在考虑新材料、新晶体管设计等。同样值得指出的是,基于新的路线图,英特尔显然仍然相信摩尔定律。

相关报告
  • 《英特尔公布技术路线图:10年后推1.4纳米工艺》

    • 来源专题:光电情报网信息监测服务平台
    • 编译者:husisi
    • 发布时间:2019-12-16
    • 据外媒报道,在今年的IEEE国际电子设备会议(IEDM)上,芯片巨头英特尔发布了2019年到2029年未来十年制造工艺扩展路线图,包括2029年推出1.4纳米制造工艺。 2029年1.4纳米工艺 英特尔预计其制造工艺节点技术将保持2年一飞跃的节奏,从2019年的10纳米工艺开始,到2021年转向7纳米EUV(极紫外光刻),然后在2023年采用5纳米,2025年3纳米,2027年2纳米,最终到2029年的1.4纳米。这是英特尔首次提到1.4纳米工艺,相当于12个硅原子所占的位置,因此也证实了英特尔的发展方向。 或许值得注意的是,在今年的IEDM大会上,有些演讲涉及的工艺尺寸为0.3纳米的技术,使用的是所谓的“2D自组装”材料。尽管不是第一次听说这样的工艺,但在硅芯片制造领域,却是首次有人如此提及。显然,英特尔(及其合作伙伴)需要克服的问题很多。 技术迭代和反向移植 在两代工艺节点之间,英特尔将会引入+和++工艺迭代版本,以便从每个节点中提取尽可能多的优化性能。唯一的例外是10纳米工艺,它已经处于10+版本阶段,所以我们将在2020年和2021年分别看到10++和10+++版本。英特尔相信,他们可以每年都做到这一点,但也要有重叠的团队,以确保一个完整的工艺节点可以与另一个重叠。 英特尔路线图的有趣之处还在于,它提到了“反向移植”(backporting)。这是在芯片设计时就要考虑到的一种工艺节点能力。尽管英特尔表示,他们正在将芯片设计从工艺节点技术中分离出来,但在某些时候,为了开始在硅中布局,工艺节点过程是锁定的,特别是当它进入掩码创建时,因此在具体实施上并不容易。 不过,路线图中显示,英特尔将允许存在这样一种工作流程,即任何第一代7纳米设计可以反向移植到10++版本上,任何第一代5纳米设计可以反向移植到7++版本上,然后是3纳米反向移植到5++,2纳米反向移植到3++上,依此类推。有人可能会说,这个路线图对日期的限定可能不是那么严格,我们已经看到英特尔的10纳米技术需要很长时间才成熟起来,因此,期望公司在两年的时间里,在主要的工艺技术节点上以一年速度进行更新的节奏前进,似乎显得过于乐观。 请注意,当涉及到英特尔时,这并不是第一次提到“反向移植”硬件设计。由于英特尔10纳米工艺技术目前处于延迟阶段,有广泛的传闻称,英特尔未来的某些CPU微体系结构设计,最终可能会使用非常成功的14纳米工艺。 研发努力 通常情况下,随着工艺节点的开发,需要有不同的团队负责每个节点的工作。这副路线图说明,英特尔目前正在开发其10++优化以及7纳米系列工艺。其想法是,从设计角度来看,+版每一代更新都可以轻松实现,因为这个数字代表了完整的节点优势。 有趣的是,我们看到英特尔的7纳米工艺基于10++版本开发,而英特尔认为未来的5纳米工艺也会基于7纳米工艺的设计,3纳米基于5纳米设计。毫无疑问,每次+/++迭代的某些优化将在需要时被移植到未来的设计中。 在这副路线图中,我们看到英特尔的5纳米工艺目前还处于定义阶段。在这次IEDM会议上,有很多关于5纳米工艺的讨论,所以其中有些改进(如制造、材料、一致性等)最终将被应用于英特尔的5纳米工艺中,这取决于他们与哪些设计公司合作(历史上是应用材料公司)。 除了5纳米工艺开发,我们还可以看看英特尔的3纳米、2纳米以及1.4纳米工艺蓝图,该公司目前正处于“寻路”模式中。展望未来,英特尔正在考虑新材料、新晶体管设计等。同样值得指出的是,基于新的路线图,英特尔显然仍然相信摩尔定律。
  • 《先进封装技术使得后摩尔定律得以继续》

    • 来源专题:集成电路
    • 编译者:shenxiang
    • 发布时间:2019-09-12
    • 近日,华进半导体封装先进技术研发中心有限公司副总经理秦舒表示,摩尔定律的延伸受到物理极限、巨额资金投入等多重压力,迫切需要新的技术延续工艺进步,通过先进封装集成技术,实现高密度集成、体积微型化和更低的成本,使得“后摩尔定律”得以继续。 而采用以TSV为核心的高密度三维集成技术(3D IC)是未来封装领域的主导技术,3D IC与CMOS技术和特色工艺一起,构成后摩尔时代集成电路发展的三大支撑技术。 封装要贴近技术发展的需求,封装要贴近市场的需求和应用的需求,而面向物联网、人工智能、5G、毫米波、光电子领域的特色制造技术和定制化封装工艺,是实现中国集成电路特色引领的战略选择。过去我们谈封装,大家看的比较多是我有几条腿引出来,现在都是定制化了,不是给你几条腿,现在多一点的是128条腿,甚至可以做到几千个脚、几千个引线,这就是定制化设置,根据需求设置,这就是封装贴近技术发展的需求。 现在应用很多,也相应的要求封装多元化。比如人工智能、高性能计算,要求封装的类型是3D SRAM的ASIC,还有终端可扩展计算系统。比如数据中心,需要的封装是包含HBM、ASIC和3D SRAM的大尺寸2.5D封装,包含L3缓存分区的分离芯片的3D ASIC,包含多个光纤阵列的硅光子MCM。比如汽车电子,需求是驾驶辅助系统(ADAS)雷达设备的扇出封装,电动汽车和混合动力汽车中使用的MCU、电源管理系统的WB和IGBT封装模组。比如5G射频、毫米波,对于封装的要求是包含多款异质芯片的多芯片模组(例如LNA、PA、Switch和滤波器等),包含TSV Last工艺的3D集成以及集成天线和被动元器件需求。 TSV先进封装市场预测。预计2022年TSV高端产品晶圆出片量为60多万片;尽管数量有限,但由于晶片价值高,仍能产生高收入。而高带宽存储器(HBM)正在成为大带宽应用的标准。智能手机中成像传感器的数量不断增加,计算需求不断增长,促使3D SOC市场扩增。预计未来五年,12寸等效晶圆的出货数量将以20%的CAGR增加,从2016年的1.3M增加到2022年的4M。TSV在低端产品中的渗透率将保持稳定,其主要增长来源是智能手机前端模块中的射频滤波器不断增加,以支持5G移动通信协议中使用的不同频带。 2.5D Interposer市场前景。TSV Interposer是一种昂贵而复杂的封装工艺技术,成本是影响2.5D市场应用的关键因素,需要进一步降低封装或模块的总体成本。2016年到2022年,3D硅通孔和2.5D市场复合年增长率达20%;截至2022年,预计投产400万片晶圆。其市场增长驱动力主要来自高端图形应用、高性能计算、网络和数据中心对3D存储器应用的需求增长,以及指纹识别传感器、环境光传感器、射频滤波器和LED等新应用的快速发展;由于TSV Less 低成本技术的发展,2021年TSV Interposer市场的增速放缓,部分TSV Less技术将逐步替代TSV Interposer以实现2.5D;但部分市场预测,TSV Less技术的开发和商业化将会延迟;同时,为满足高性能计算市场,对TSV Interposer的需求持续增长。TSV Interposer将继续主导2.5D市场,像TSMC&UMC这样的参与者将扩大产能以满足市场需求。总体来看,TSV Interposer 仍具有强劲的市场优势。 总结来看,目前约75%左右的异质异构集成是通过有机基板进行集成封装,这其中大部分是SiP。余下的约25%是采用其他基板实现异质异构集成,这其中包含了硅转接板、fanout RDL以及陶瓷基板等。随着集成电路制造工艺节点的不断提高,成本却出现了拐点,无论从芯片设计、制造的难度,还是成本,多功能系统的实现越来越需要SiP和异质异构集成。随着人工智能和5G的发展,系统追求更高的算力、带宽,芯片的尺寸和布线密度也都在不断提高,使得2.5D封装的需求开始增加。2.5D系统集成封装涉及的技术和资源包含前道晶圆工艺、中道封装工艺和后道组装工艺,是很复杂的集成工艺,目前掌握全套技术的公司较少。