登录
 机构网站
  1. 首页
  2. 情报产品
  3. 快讯详情

《英特尔吴甘沙:要让机器人成本按摩尔定律下降》

  • 来源专题：数控机床——前沿技术
  • 编译者： 杨芳
  • 发布时间：2015-12-09

  • 虽然目前机器人还不够智能、 但吴甘沙指出、 人们正希望为人工智能寻找一种能够提升机器智能的新算法、 未来人工智能会在某个瞬间发生一个飞跃。而在包括很多自动驾驶汽车、无人机等产品在内的广义机器人领域这些机器人则需要跟人有个良好的互动。 吴甘沙在近日举行的新浪科技C + 峰会上、 英特尔中国研究院院长吴甘沙在主题对话"进击的AI + 机器人"中指出、 当前国外最好的机器人成本20万美元、 售价40万美元、 成本非常高、 英特尔在研究如何才能使得机器人成本的下降趋势也符合两年下降一半的摩尔定律。 　　安全和协作是机器人产业主题据吴甘沙介绍、 英特尔目前主要在做五个方面的工作、 除了降低相关成本之外、 安全问题和人机协作则是剩下的重点。 　　首先是混血计算，即机器人在推理、规划、下棋等传统的架构方面可以处理的非常好，但他们无法处理一两岁小孩就...

110浏览量
原文链接
相关报告

  • 《后摩尔定律时代，半导体技术将走向何方?》
    • 来源专题：集成电路
    • 编译者：tengfei
    • 发布时间：2016-06-06
    • “继续向下推进新的制程节点正变得越来越困难，我不知道它(摩尔定律)还能持续多久。” 在与IMEC首席执行官Luc van den Hove的访谈中，戈登·摩尔如是说。作为世界领先的独立纳米技术研究中心，5月24日~25日，在比利时布鲁塞尔举办的2016ITF(IMEC全球科技论坛)上，IMEC再一次将对摩尔定律的讨论定为一个重要主题。 不能否认的是，摩尔定律正在逐渐走向极限。业界对于未来技术如何发展，早已有了“More Moore”(继续推进摩尔定律)和“More than Moore”(超越摩尔定律)的讨论。随着两条路的同时推进，听一听IMEC上各位大咖的论述，也许能让拨开未来迷雾变得更简单一些。 摩尔定律终将停止? “如果在未来十年中，scaling(尺寸缩小)走到了尽头，我也不会觉得意外。”戈登·摩尔表示。 摩尔定律在近50年来被奉为半导体业界的“金科玉律”。它是基于现实推测而出的一种法则，指的是在成本不变的情况下，集成电路上可容纳的晶体管数目按照一定时间呈指数级增长。其中，几乎所有成本的降低，都来自于对晶体管尺寸的缩小和对晶圆直径的增加。 不过，近年来，随着硅的工艺发展趋近于其物理瓶颈，越来越多的人指出摩尔定律的滞缓，甚至认为该定律即将终结。 摩尔本人也一直在修订着自己的说法。1965年第一次发布时，其预测是集成电路上的晶体管数量每一年翻一倍;到1975年，摩尔将其改为每2年翻一倍;到1997年，又改为每18个月翻一倍;到2002年，摩尔承认尺寸缩小开始放缓;2003年，他又指出，摩尔定律还可以再继续10年。 不过现实的情况是，成本问题将使该定律提前遭遇天花板。“在集成电路领域，scaling曾帮助我们不断实现更小、更快、更便宜、能耗更低的目标。但现在，scaling已不再像过去一样，同时提供上述所有好处。”Luc van den Hove指出。 “从28纳米向20纳米过渡的时候，我们第一次遇到了晶体管成本上升的情况。而对于一个商业公司领导人来说，必须去做利润的考量。”英飞凌首席执行官Reinhard Ploss表示。 他指出，虽然从物理的角度来说，目前半导体制造技术还没有走到极限，芯片的大小还可以进一步缩小，但从商业的角度来说已经遇到了极限。从技术节点的演进来看，从90纳米走到28纳米，晶体管成本一直按照摩尔定律所说，不断下降，直到20纳米节点时出现第一次反转。 由于EUV技术的延迟实现，原本期待于22纳米节点就引入EUV技术的制造商们不得不采取备选方案，例如采取辅助的多重图形曝光技术等，但这样会增加掩膜工艺次数，导致芯片制造成本大幅度增加、工艺循环周期延长。目前，16纳米工艺成本已经很高，如果继续采取浸润式多重曝光微影制程技术，到10纳米节点时，成本可能增加至1~1.5倍。 此外，随着scaling的不断推进，工艺制程技术的发展在穿孔、光刻、隧穿、散热等方面上都碰到了越来越多的技术瓶颈。要改进光刻技术，还要解决散热问题，同时工艺推进所需要的精密生产设备投入也越来越高，这些都是阻碍半导体发展按照摩尔定律前进的挑战。 “呈指数级增长一直是半导体产业的特征，它还将继续下去。但是增长率和前往下一个技术节点的节奏可能放缓，逐渐向全球GDP增长率看齐(2015年全球GDP增长率约为2%)。”ASM公司首席技术官兼研发主管Ivo J. Raaijmakers表示。 如何继续推进摩尔定律? “Scaling还会继续，我不仅相信它将会继续，而且我认为它不得不继续。”Luc van den Hove强调说。他确信scaling还会持续几十年，但摩尔定律将会有所改变，不再只涉及尺寸上的scaling。 Ivo J.Raaijmakers表示同意，他认为“由于需求所致，产业界必将会找到一个方法来继续scaling，但是它将会有所不同，不再完全依照过去传统的摩尔定律和Dennard scaling(单位面积晶体管数不断增加而功耗保持不变)。” 其实，业界并不需要特别担心。Mentor Graphics总裁兼首席执行官WALDEN C.RHINES表示，“即使摩尔定律命中注定会结束，但还有学习曲线(learning curve)的存在。” 而此前，scaling也曾多次遇到过技术门槛，但随着各种技术手段的投入保证了摩尔定律的持续作用，例如90纳米时的应变硅、45纳米时高k金属栅等的新材料、22纳米时的三栅极晶体管等。 Ivo J.Raaijmakers指出，想要继续推进技术发展，我们需要在“材料、制程、结构”三个维度进行创新。“IDM和Foundry厂商主要通过改变流水线(Pipeline)架构进行结构性创新，设备和材料供应商主要进行材料和工艺创新。” 2D的scaling确实会越来越难，从现有的制程技术节点向下一个节点推进所需要的时间也将越来越长。而向下一个技术节点发展，可以采取一种全新的架构设计。在设备技术方面，FinFET技术将过渡到水平纳米线(Lateral Nanowire)，和垂直纳米线(Vertical Nanowire)。以3D的方式构建，将原有的硅片平面蚀刻技术转变成多层蚀刻技术，再将这些蚀刻出的薄层硅进行堆叠连接。 “我们需要更好的利用起来第三个空间维度。例如在构建3D SRAM单元的时候，你可以叠加多个单元。FPGA也是一样，你也可以构建一个标准单元再进行堆叠。”Luc van den Hove指出。 另一个可能的方法是异构芯片堆叠，这样其中的每个芯片都可以改善其负荷的工作量。结合硅穿孔技术和转接板技术，你可以把处理器、存储等芯片集成在一起。基于磁自旋的电路相比CMOS，可以用更少的组件创建集成。 “将晶体管堆叠与异构集成相结合，可以继续scaling，一直推进到3nm制程节点。”Luc van den Hove表示。 而在光刻技术方面，IMEC认为，EUV是一个有成本效益的光刻解决方案。采用波长13.5nm的EUV被看好可用于所有关键层的微光刻，但一直以来业界还尚未解决EUV的批量生产问题。 “我们也许很快就可以看到EUV真正投入使用，不过也许需要运用相应的平坦化技术。” IMEC制程技术高级副总裁An Steegen表示。 格罗方德(GLOBALFOUNDRIES)首席技术官Gary Patton指出，EUV光刻技术可以减少30天的工艺循环周期时间，大概每层掩膜上可以比现有技术节约1.5天的时间，同时还可以保证更小的电子参数变量，实现更严格的制程管控。 Gary Patton则认为，EUV在2018年和2019年时可能会有非常小范围的使用，并将于2020年全面投入制造流程。 改变所用的金属材料也是一个思路。“比如从铝材料到铜材料到钴材料，保证了向下一个技术节点前进的可能性。”巴斯夫股份公司执行董事会副主席兼首席技术官Martin Rudermüller指出。在10纳米以下的制程节点，钴材料与铜材料相比具有更低的电阻率，添加了钴材料的解决方案可以实现自下而上的用电化学沉积填补薄膜空隙。 后摩尔定律时代怎么办? “摩尔定律正在走向终点，需要从整个系统优化的角度来考虑，从而克服现有的技术挑战，实现进一步的增值。”英飞凌首席执行官Reinhard Ploss强调。“当制程节点走到商业极限的时候，我们就需要一个突破性创新来改变这个局面。” 他指出，如果仅仅只是强调制程技术的演进，不仅需要大量的创新元素，还会导致研发经费呈指数级迅猛增长。“半导体产业已经从集成电路进化到了集成系统，未来系统集成还将继续推进。” 逐渐改善设备带来的效果已经降到了最低，而系统级的优化仍然有很大的潜力。例如在数据中心这一应用领域，过去我们曾通过设备优化，节省了2%的能耗;目前我们通过改善电源，节省了8%的能耗;未来则有可能通过对整个数据中心做优化，节能25%的能耗。 除了目前使用的硅CMOS以外，新的技术和材料也存在着可能性，例如宽禁带半导体材料及器件，都有着极大发展潜力，需求的增加和技术的进步都将促进它的到来。“引入GaN(氮化镓)可以显著减少功耗并实现功率密度的飞跃，而SiC(碳化硅)和GaN都可以帮助实现高性能等。”Reinhard Ploss表示。 当然，芯片业也在进行创新思维，寻找一些全新的范式，例如量子计算和神经形态计算等。在神经计算方面，IMEC正在从硬件领域模仿大脑内部的连接构造，根据每一个神经元都通过其突触与其他10~15000个神经元相连的原理，做出可缩小的全球神经交流解决方案。 以新应用需求驱动应用领域变革也许是超越摩尔定律的一个战略思路，例如自动驾驶、IoT、云数据中心都将是未来IC将出现爆发级增长的应用领域。这些应用领域需要不同的传感器、低功耗处理器和高度集成的芯片。 “目前，电子组件已经占据汽车生产成本的约30%，到2020年将可能达到约35%，到2030年将可能达到约50%。”奥迪汽车电子和半导体技术中心主管兼渐进式半导体计划主管Berthold Hellenthal指出。这将需要不断增加的软件代码行和不断增长的车内、车外、车辆间的数据流量。 IoT也将向着更加智能化的节点演进。亚德诺半导体(Analog Devices)高级副总裁兼首席技术官Peter Real指出，这包括在节点将数据转化为信息的智能传感技术，未来还需要降低整体能耗、降低延迟、减少贷款和浪费，让反应性的物联网成为预测性和实时的物联网。 “IoT的演进将是硬件和软件的系统性综合，而不是硬件对软件。工业物联网应用目前面对着现实技术还不成熟的现实，芯片级传感器(chip scale sensors)、能量采集、超低功耗技术、制程、封装等都还存在着技术挑战。”Peter Real表示。 他认为，很多应用将需要在单一信号链中的不同节点上都拥有分析能力，但又有带宽、延迟和能耗方面的限制;系统架构将变得至关重要，要慎重地决定在什么位置放置存储、处理器、算法和硬件加速器等;而根据工业、健康、汽车等应用领域的不同，系统的架构也会相当不同。 精确医疗也将是一个未来半导体技术可以发挥作用的重要领域。“DNA测序已经赶超了摩尔定律的速度，”Luc van den Hove指出。DNA测序是精确医疗的关键因素，但往往需要高达百万元甚至千万元级的成本费用。IMEC正在尝试推进这方面工作进展，它已经开发出一款集合了光子和电子的芯片，可以将DNA测序的成本降低一半。
    114浏览量
    原文链接

  • 《英特尔公布技术路线图：10年后推1.4纳米工艺 仍然相信摩尔定律》
    • 来源专题：集成电路
    • 编译者：shenxiang
    • 发布时间：2019-12-18
    • 据外媒报道，在今年的IEEE国际电子设备会议（IEDM）上，芯片巨头英特尔发布了2019年到2029年未来十年制造工艺扩展路线图，包括2029年推出1.4纳米制造工艺。 2029年1.4纳米工艺 英特尔预计其制造工艺节点技术将保持2年一飞跃的节奏，从2019年的10纳米工艺开始，到2021年转向7纳米EUV（极紫外光刻），然后在2023年采用5纳米，2025年3纳米，2027年2纳米，最终到2029年的1.4纳米。这是英特尔首次提到1.4纳米工艺，相当于12个硅原子所占的位置，因此也证实了英特尔的发展方向。 或许值得注意的是，在今年的IEDM大会上，有些演讲涉及的工艺尺寸为0.3纳米的技术，使用的是所谓的“2D自组装”材料。尽管不是第一次听说这样的工艺，但在硅芯片制造领域，却是首次有人如此提及。显然，英特尔(及其合作伙伴)需要克服的问题很多。 技术迭代和反向移植 在两代工艺节点之间，英特尔将会引入+和++工艺迭代版本，以便从每个节点中提取尽可能多的优化性能。唯一的例外是10纳米工艺，它已经处于10+版本阶段，所以我们将在2020年和2021年分别看到10++和10+++版本。英特尔相信，他们可以每年都做到这一点，但也要有重叠的团队，以确保一个完整的工艺节点可以与另一个重叠。 英特尔路线图的有趣之处还在于，它提到了“反向移植”（back porting）。这是在芯片设计时就要考虑到的一种工艺节点能力。尽管英特尔表示，他们正在将芯片设计从工艺节点技术中分离出来，但在某些时候，为了开始在硅中布局，工艺节点过程是锁定的，特别是当它进入掩码创建时，因此在具体实施上并不容易。 不过，路线图中显示，英特尔将允许存在这样一种工作流程，即任何第一代7纳米设计可以反向移植到10++版本上，任何第一代5纳米设计可以反向移植到7++版本上，然后是3纳米反向移植到5++，2纳米反向移植到3++上，依此类推。有人可能会说，这个路线图对日期的限定可能不是那么严格，我们已经看到英特尔的10纳米技术需要很长时间才成熟起来，因此，期望公司在两年的时间里，在主要的工艺技术节点上以一年速度进行更新的节奏前进，似乎显得过于乐观。 请注意，当涉及到英特尔时，这并不是第一次提到“反向移植”硬件设计。由于英特尔10纳米工艺技术目前处于延迟阶段，有广泛的传闻称，英特尔未来的某些CPU微体系结构设计，最终可能会使用非常成功的14纳米工艺。 研发努力 通常情况下，随着工艺节点的开发，需要有不同的团队负责每个节点的工作。这副路线图说明，英特尔目前正在开发其10++优化以及7纳米系列工艺。其想法是，从设计角度来看，+版每一代更新都可以轻松实现，因为这个数字代表了完整的节点优势。 有趣的是，我们看到英特尔的7纳米工艺基于10++版本开发，而英特尔认为未来的5纳米工艺也会基于7纳米工艺的设计，3纳米基于5纳米设计。毫无疑问，每次+/++迭代的某些优化将在需要时被移植到未来的设计中。 在这副路线图中，我们看到英特尔的5纳米工艺目前还处于定义阶段。在这次IEDM会议上，有很多关于5纳米工艺的讨论，所以其中有些改进(如制造、材料、一致性等)最终将被应用于英特尔的5纳米工艺中，这取决于他们与哪些设计公司合作(历史上是应用材料公司)。 除了5纳米工艺开发，我们还可以看看英特尔的3纳米、2纳米以及1.4纳米工艺蓝图，该公司目前正处于“寻路”模式中。展望未来，英特尔正在考虑新材料、新晶体管设计等。同样值得指出的是，基于新的路线图，英特尔显然仍然相信摩尔定律。
    122浏览量
    原文链接