《台积电2nm工艺将采用环绕栅极晶体管技术》

  • 来源专题:集成电路
  • 编译者: shenxiang
  • 发布时间:2020-10-20
  • 据国外媒体报道,在5nm工艺今年一季度投产,为苹果等客户代工最新的处理器之后,芯片代工商台积电下一步的工艺研发重点就将是更先进的3nm和2nm工艺。

    在7月16日的二季度财报分析师电话会议上,台积电CEO魏哲家透露,他们3nm工艺的研发正在按计划推进,仍将采用成熟的鳍式场效应晶体管技术(FinFET),计划在明年风险试产,2022年下半年大规模投产。

    与多次提及的3nm工艺不同,台积电目前并未公布太多2nm工艺的消息,在近几个季度的财报分析师电话会议上均未曾提及。

    虽然台积电方面未对外公布2nm工艺的消息,但外媒援引产业链人士透露的消息,还是进行过多次报道。

    在最新的报道中,外媒援引产业链消息人士的透露报道称,台积电2nm工艺的研发进展超出预期,快于他们的计划。

    这一消息人士还透露,台积电的2nm工艺,不会继续采用成熟的鳍式场效应晶体管技术,而会采用环绕栅极晶体管技术(GAA)。

    在此前的报道中,外媒提及的与台积电2nm工艺相关的信息,出现过两次,均是在8月底。其一是台积电已在谋划2nm工艺的芯片生产工厂,将建在总部所在的新竹科学园区,台积电负责营运组织的资深副总经理秦永沛,透露他们已经获得了建厂所需的土地。第二次是在上月底的台积电2020年度全球技术论坛上,他们透露正在同一家主要客户紧密合作,加快2nm工艺的研发进展,相关的投资也在推进。

相关报告
  • 《台积电、三星争霸2nm工艺》

    • 来源专题:集成电路
    • 编译者:shenxiang
    • 发布时间:2020-02-10
    • 根据台积电的规划,他们今年上半年就会量产5nm EUV工艺,下半年产能会提升到7-8万片晶圆/月,今年的产能主要是供给苹果和华为。台积电的3nm工艺工艺今年也会启动建设, 三星更是抢先宣布了3nm GAA工艺 。 根据三星的说法,与5nm制造工艺相比,3nm GAA技术的逻辑面积效率提高了35%以上,功耗降低了50%,性能提高了约30%。 为了确保在5nm之后保持优势,三星、台积电都会投入巨额资金,去年,三星宣布了一项高达133万亿韩元(约合1118.5亿美元)的投资计划,目标是到2030年成为全球最大的“系统级芯片”( SoC)制造商。 台积电已经开始投建30公顷(30万平米)的新晶圆厂,投资195亿美元(约合1370亿元),计划2023年量产3nm。 3nm工艺也不是摩尔定律的终点,三星及台积电,还有Intel都在开展研究,只不过现在还很遥远,台积电最乐观的看法是2024年量产2nm工艺。 但是3nm及未来2nm、甚至1nm工艺,最大的问题不是技术研发,即便攻克了技术难题,这些新工艺最大的问题在于——没人用得起,为了解决工艺问题,这些公司会投入巨额资金研发,同时建设一座3nm或者2nm级别的晶圆厂都是百亿美元起的。 不光是晶圆代工厂要烧钱,芯片设计公司也要跟着烧钱,之前的报告显示7nm芯片研发就要3亿美元的投资了, 5nm工艺要5.42亿美元,3nm及2nm工艺还没数据,但起步10亿美元是没跑了 。 问题在于,等到3nm、2nm节点的时候,对这类高端工艺有需求并且能够控制住成本的公司就没几家了,现在的5nm工艺就只有华为、苹果这样的土豪公司才用得起了(AMD最快也要明年才有戏),再往下发展,3nm、2nm节点恐怕全球也没几家用得起了,相比先进工艺带来的性能、密度、功耗优势,直线上涨的成本才是问题。
  • 《氮化镓沟道晶体管的氧化钆栅极绝缘体》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-09-23
    • 印度、芬兰和德国的研究人员提出将外延氧化钆(Gd2O3)用作沟道氮化镓金属氧化物半导体高电子迁移率晶体管(GaN MOSHEMT)的栅极绝缘体。 研究小组认为与普通的非晶氧化物栅极绝缘体相比,晶体Gd2O3能更好地承受高温后沉积处理。高温条件下,非晶原子结构趋于变成多晶,在晶界处形成电流泄漏路径,对晶体管性能产生负面影响,而单晶材料在这种高温条件下的结构变化更具弹性。 Gd2O3栅氧化物通过650°C分子束外延(MBE)生长。Gd2O3的晶体性质根据层的厚度而变化:在?2.8nm处,根据高分辨率x射线衍射,该结构为六边形,到15nm时,该结构转变为单斜晶,并发现5.5nm厚度的六方和单斜晶结构的混合状态。 X射线分析还表明,Gd2O3使下面的AlGaN沿着晶体结构的c轴受到压缩应变。迁移率和电子浓度的微小变化可归因于整个大直径晶片上铝浓度的微小波动。 具有Gd2O3的外延材料制造的MOSHEMT,栅电极是钨。与纯HEMT的AlGaN上的肖特基栅极相比,绝缘Gd2O3自然降低了栅极泄漏电流约五个数量级。对于5.5nm的Gd2O3,栅极为-2V时,漏电为?5x10-8A / cm2。 将Gd2O3减小到2.8nm可能会令人惊讶地将泄漏降低到?4x10-9A / cm2,比肖特基HEMT控件低六个数量级。研究人员认为,与较厚层的Gd2O3不同,该2.8nm器件因为没有晶畴边界的单相(六方),因此表现为理想的氧化物,无泄漏路径。根据电容-电压分析,2.8nm的Gd2O3还具有最低的界面陷阱密度(Dit)?2.98x1012 / cm2-eV。2.8nm Gd2O3的介电常数约为15。具有2.8nm G2O3的霍尔片载流子密度也提高了约40%。研究人员将这种增强归因于假晶Gd2O3产生的平面内拉伸应变,该应变平衡了c方向的压缩。