《ASML光刻机拟遭禁运 我国光刻机和极紫外光刻技术发展状况》

  • 来源专题:集成电路
  • 编译者: shenxiang
  • 发布时间:2020-01-09
  • 近日, 美政府阻挠荷兰光刻机巨头阿斯麦(ASML)向中芯国际出售价值1.5亿美元的EUV(极紫外光刻机),ASML与中芯国际终止合作的 新闻刷爆了科技圈。尽管双方均出面澄清无此事,但事情真伪尚未有最终定论。

    众所周知,光刻机 被誉为半导体工业皇冠上的明珠,现代光学工业之花。光刻是半导体芯片生产流程中最复杂、最关键的工艺步骤,而光刻机也因制造过程复杂、生产难度极大而仅为少数企业所掌握。 荷兰ASML 连续18年稳居市场第一 ,其市占率超过80%,日本尼康、日本佳能位列其后。我国虽然也能生产光刻机,但目前只能生产 90nm制程工艺的光刻机,其中 上海微电子装备有限公司占据国内80%的市场。据悉,上海微电子已经开始了65nm制程光刻机的研制。

    目前最先进的第五代光刻机采用EUV光刻技术,以波长为13.5nm的极紫外光作为光源。 ASML生产的EUV光刻机部分光源由 激光 行业的巨头通快集团提供。据OFweek激光网了解,通快集团为ASML提供用于极紫外光刻的特殊 激光器 是通快业绩增长的关键驱动力,18/19财年该业务的收入从2.6亿欧元增长到3.9亿欧元,增长了48%。

    实际上,我国对光刻机和极紫外光刻技术的探索从未停止。

    光刻机和极紫外光刻技术 的探索之路

    资料显示,1977年,我国最早的光刻机-GK-3型半自动光刻机诞生,这是一台接触式光刻机,当时光刻机巨头ASML还没有出现,但美国在20世纪50年代就已经拥有了接触式光刻机,日本的尼康和佳能也于60年代末开始进入光刻机领域。然而苦于当时国内生产工艺尚不成熟,所以光刻机也一直没有得到更深入的研究。

    到了八九十年代,“造不如买”的思想席卷了大批制造企业, 大批企业纷纷以“贸工技”作为指导思想 ,集成电路产业方面也出现了脱节。在这样的大环境下,光刻机产业同样也出现了衰退。虽然后续一直在追赶国外列强的脚步,但产业环境的落后加上本来就与世界先进企业有差距,使得中国终究没有在高端光刻机领域留下属于自己的痕迹。

    2000年后,全球半导体产业开始兴旺,中国也重新开始重新关注并发展EUV技术。最初开展的基础性关键技术研究主要分布在EUV光源、EUV多层膜、超光滑抛光技术等方面。

    2007年,中国科学院上海光学精密机械研究所“ 极紫外光刻机光源技术研究 ”项目通过验收;

相关报告
  • 《IMEC:1nm需要的光刻机》

    • 来源专题:集成电路
    • 编译者:shenxiang
    • 发布时间:2020-12-01
    • 比利时的独立半导体高科技研究机构——imec每年都会在东京举办“imec Technology Forum(ITF) Japan”,并介绍他们的年度研发成果,今年考虑到新冠肺炎的蔓延,于11月18日在线举行。 此次“imec Technology Forum(ITF) Japan”会议上,imec的CEO兼总裁Luc Van den hove先生做了主题演讲并介绍了imec的整体研究内容,并强调“摩尔定律不会总结”,imec通过与ASML通力合作研发并实现新一代高解析度EUV曝光技术(高NA EUV Lithography),促使摩尔定律继续发挥作用,且即使工艺微缩化达到1纳米后,摩尔定律也会继续存在。 不仅是日本半导体企业,其他很多半导体企业也都认为“摩尔定律已经终结”、“成本高、收益低”,因此相继放弃研发工艺的微缩化,imec始终提倡为摩尔定律续命,因此是当下全球最尖端的微缩化研究机构。 日本的曝光设备厂家也在研发阶段放弃了EUV曝光技术(这对实现超微缩化是必须的),而imec和ASML合作拿公司的命运做赌注,时至今日一直在研发。 Imec公布了1纳米以后的逻辑半元件的技术蓝图 Imec在ITF Japan 2020上公布了3纳米、2纳米、1.5纳米以及1纳米及后续的逻辑元件的技术蓝图。 Imec的逻辑元件的微缩化技术蓝图。(图片出自:ITF Japan 2020上的演讲资料) 第一行的技术节点(Node)名下面记录的PP为Poly-silicon排线的中心跨距(Pitch,nm),MP为金属排线的中心跨距(Pitch,nm)。此处,我们需要注意的是,以往的技术节点指的是最小加工尺寸、栅极(Gate)的长度,如今不再指某个特定场所的物理长度,而是一个符号。 此处的展示的采用了BPR、CFET、2D材料的沟槽(Channel)结构以及材料已经在别处的演讲中提及。 EUV的高NA化对于进一步实现微缩化至关重要 TSMC和三星电子从7纳米开始在一部分工程中导入了NA=0.33的EUV曝光设备,也逐步在5纳米工艺中导入,据说,2纳米以后的超微缩工艺需要更高解析度的曝光设备、更高的NA化(NA=0.55)。 随着逻辑元件工艺微缩化的发展,EUV曝光设备的技术蓝图。(图片出自:ITF Japan 2020上的演讲资料) ASML已经完成了高NA EUV曝光设备的基本设计(即NXE:5000系列),预计在2022年前后实现商业化。这款新型设备由于光学方面实现了大型化,因此尺寸较大,据说可达到以往洁净室(Clean Room)的天花板。 现有的、用于量产的EUV曝光设备(NA=0.33,前图)和新一代的高NA EUV曝光设备(NA=0.55,后图)的尺寸的比较。(图片出自:ITF Japan 2020上的演讲资料) 一直以来,ASML都和imec以合作的形式研发光刻技术,为了推进采用了高NA EUV曝光设备的光刻工艺的研发,imec在公司内新设立了“IMEC-ASML HIGH NA EUV LAB”,以共同研发,且计划和材料厂家共同研发光掩模(Mask)、光刻胶(Resist)等材料。 最后,Van den hove先生表示未来会继续推进微缩化:“实现逻辑元件工艺微缩化的目的在于俗称的PPAC,即Power(功耗)的削减、Performance(电气性能)的提高、Area(空间面积)的缩小、Cost(成本)的削减。当微缩化从3纳米、2纳米、1.5纳米发展到1纳米以后,即发展到Sub-1纳米的时候,需要考虑的因素不仅是以上四项,还有环境(Environment)因素,希望未来继续发展适用于可持续发展社会的微缩化工艺。” 在工艺微缩化过程中,不仅重视以往的PPAC,还增加了E(环境),即PPAC-E。(图片出自:ITF Japan 2020上的演讲资料)
  • 《ASML首个High-NA EUV光刻系统 》

    • 来源专题:光电信息技术
    • 编译者:王靖娴
    • 发布时间:2024-03-01
    •     2023年12月21日,荷兰半导体设备制造商ASML表示,已经向英特尔交付首个High NA(高数值孔径)EUV(极紫外)光刻系统。据悉,组装为设备的High-NA EUV光刻机需要13个货柜、250个板条箱进行运输,预计于2026年或2027年投入商用芯片的制造。  早在今年九月,ASML就公开表示将于年底推出业界首款High NA EUV光刻机。相较目前0.33数值孔径的EUV光刻机,High-NA EUV光刻机的数值孔径提升至0.55,可以成比例地提高可实现的临界尺寸——从0.33NA系统的13nm提升到0.55NA系统的8nm,从而进一步提升光刻分辨率,以支持2nm制程及以下工艺的芯片制造。因此,High NA EUV光刻机被业界视为实现尖端芯片量产的关键设备。  ASML组装了两个TWINSCAN EXE:5000高数值孔径光刻系统。其中一个由ASM与imec合作开发,将于2024年安装在ASML与imec的联合实验室中,预计2025年投入量产。另一个由英特尔在2018年订购,时隔5年完成交付。  12月15日,英特尔发布了首款基于Intel 4 制程工艺打造的初代酷睿Ultra 移动处理器,这也意味着英特尔“四年五个制程节点”的目标正在按照计划推进。2021年,英特尔正式提出“IDM 2.0”战略,宣布加大对先进制程工艺和晶圆厂建设的投资力度,打造世界一流的英特尔代工服务;同年,英特尔公布“四年五个制程节点”计划,预计将在四年内完成Intel 7、Intel 4、Intel 3、Intel 20A和Intel 18A五个制程节点的开发,力争在2025年重新确立在半导体行业的领先地位。在Intel 4实现量产后,英特尔计划在Intel 3节点进一步增加对EUV技术的使用,以实现约18%的每瓦性能提升。Intel 20A和Intel 18A预计在每瓦性能上分别较上一个节点提升约10%。  据了解,英特尔会将High-NA EUV光刻设备应用于Intel 18A 工艺的开发和验证中。