《使用常关晶体管在硅上氮化镓互补逻辑》

  • 来源专题:集成电路
  • 编译者: Lightfeng
  • 发布时间:2020-06-08
  • 美国和中国的研究人员已经在硅衬底上的互补逆变器电路中集成了氮化镓n和p沟道场效应晶体管(FET)。该制造避免了可能增加生产成本的复杂的再生步骤,该电路使用增强模式(常关)器件,从而降低了功耗。

    研究人员认为,单片集成是通过减小驱动器电路和栅极之间的寄生电感来提高功率器件开关速度的关键方法。任何互补逻辑技术都能在300°C下进行首次操作演示,这证明了GaN在恶劣环境下的低功耗数字应用潜力。

    首先硅基板上生产了外延材料并激活p-GaN层。通过选择性地去除p型层的干法蚀刻制造反相器的n-FET区域。执行干台面蚀刻,以实现n-FET和p-FET的电隔离。接下来,施加Ni / Au以提供p-FET的欧姆源极/漏极触点和n-FET的栅电极,n-FET和p-FET的宽度分别为12μm和110μm。

    预期p-FET的性能比n-FET差主要归因于较高的欧姆接触电阻。n-FET的阈值为+ 0.2V,p-FET的阈值为-1V,两种设备都具有良好的夹断行为。

    据报道,在5V电源电压(VDD)的情况下,逆变器电路可以非常好的从高电压到低电压的切换过渡,且摆幅电压Vswing为4.91V。输入电压为0.59V时,最大电压增益为?27V / V。由于n-FET的阈值低,高低转换发生在0.2V左右,是VDD值的一半。研究人员建议,使用fin-FET三栅极结构可以提高n-FET阈值。

    发现将器件的工作温度提高到300°C会降低增益以及最大可用电压摆幅。减小的摆幅归因于在高温下p-FET的开/关电流比的降低。较高的温度还会对高电平和低电平噪声容限产生不利影响:室温和300°C时分别为2.24V / 0.12V和1.75V / 0.04V。

相关报告
  • 《氮化镓/硅上的氢封端金刚石晶体管》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-12-29
    • 瑞士洛桑和莱克钻石公司声称,在硅模板上的氮化镓(GaN)上的第一个p通道氢封端金刚石晶体管(HTDTs)展示了与其他多晶甚至单晶金刚石上的HTDTs相比的高功率器件性能。 研究人员认为,p沟道高温差分技术与n沟道GaN晶体管的集成为未来互补功率开关和逻辑应用开辟了一条道路。金刚石层还具有导热性,允许在高功率密度应用中改进GaN器件的热管理。该团队认为,在集成电源逆变器和转换器中,互补逻辑操作、栅极驱动器和互补电源开关具有潜力。 研究人员在硅模板上使用氮化铝镓阻挡层(AlGaN)GaN制作n沟道高电子迁移率晶体管(HEMTs)。采用30nm氮化硅和5nm硅作为金刚石沉积模板。这些层的设计是为了保护模板材料免受恶劣的金刚石沉积环境的影响,同时增强材料之间的附着力和热导率。 在异丙醇溶液中加入1-150μm的纳米颗粒,制备出多晶金刚石薄膜。主要的金刚石沉积由800℃微波等离子体化学气相沉积(MPCVD)组成,等离子体功率为3.5kW。在140mbar的压力下,碳源是5%的甲烷。添加微量氮和氩以提高生长速率。 对金刚石层的微观分析表明,平均粒径为34μm,小于该技术经常报告的100μm。成核区晶粒变小,130μm厚金刚石层表面晶粒变大。 进一步的晶体管处理包括650°C 2.8kW氢等离子体表面氢化、沉积200nm厚的金欧姆接触、从非接触区域湿法蚀刻金、800W氧等离子体处理以隔离器件,200 nm C原子层沉积(ALD)为80nm氧化铝作为栅极氧化物和表面终止,以及沉积和等离子体蚀刻图案的300 nm厚的铝栅电极。
  • 《硅基GaN互补p沟道晶体管的研制》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2020-02-09
    • 香港科技大学(HKUST)报道了在硅(Si)衬底上的氮化镓(GaN)上生产的p沟道金属氧化物半导体场效应晶体管(MOSFET)。研究人员使用具有外延结构8英寸GaN-on-Si晶片,这些晶片设计用于650V常关p-GaN栅极功率高电子迁移率晶体管(HEMT)。 具有p通道的设备将支持互补集成电路(IC)设计,这将进一步减少逻辑控制系统中的功耗。科大的工作重点是使用通过镁掺杂获得的p-GaN材料。 在基板上实现的标准p-GaN栅极E型n沟道HEMT通常具有+ 1.7V的阈值电压和350mA / mm的导通电流,漏极偏置为5V,开/关电流比通常约为109。 HKUST p沟道器件是通过将500°C退火的镍/金欧姆源漏(SD)触点蒸发到p-GaN上而制造的,该p-GaN先前已经进行了5分钟的缓冲氧化物蚀刻,以改善硅的生长。栅极(G)凹槽由200nm等离子增强化学气相沉积(PECVD)SiO2硬掩模定义。使用感应耦合等离子体反应离子蚀刻形成p-GaN凹槽。根据原子力显微镜,氧等离子体处理将凹槽底部的表面粗糙度从0.36nm均方根增加到0.41nm。发现凹陷深度约为54nm,在沟道的AlGaN势垒上方留下约31nm的p-GaN材料。 向下的能带弯曲将推动凹陷栅下方的耗尽区以延伸穿过p-GaN层,到达AlGaN势垒。通过在0V栅极电势下关闭掩埋的p沟道,可以实现增强模式操作。 研究人员发现在所有p沟道GaN MOS-FET中,这项工作展示了高ION,高ION / IOFF以及最低亚阈值摆幅(SS)和E模式工作的结合。在具有四元反向势垒和肖特基栅极的平台上实现的器件具有出色的SS和ION,但在导通状态下会遭受较大的栅极泄漏。