《Navitas在台湾电力电子技术论坛上展示氮化镓功率集成电路》

  • 来源专题:集成电路
  • 编译者: Lightfeng
  • 发布时间:2018-01-25
  • 美国加利福尼亚州埃尔塞贡多市的纳维斯半导体公司(Navitas Semiconductor Inc)表示,在台湾微电子2018年度电源设计和功率器件技术论坛(1月30日)上,技术市场部主管Peter Huang将发表主题演讲“氮化镓功率IC使设计下一代电源适配器成为可能”。

    纳维集团是会议的银牌赞助商,为制造商,合作伙伴和客户提供了一个互动论坛,分享采用新型氮化镓和碳化硅器件的专业知识。

    Huang说:“经过40年缓慢低效的硅器件,电力电子行业正在进入新材料,新器件,新磁性,新控制器和富有想象力的激动人心的时代。 纳维斯期待展示如何在GaN上实现功率,驱动和逻辑的单片集成,为智能手机,笔记本电脑,消费电子,电视和新能源应用带来新一代高效率,高密度充电器和适配器。”

相关报告
  • 《纳维斯在CES上展示GaN功率集成电路技术》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2017-12-10
    • 美国加利福尼亚州埃尔塞贡多市的纳维斯半导体公司(Navitas Semiconductor Inc)表示,在2018年拉斯维加斯消费电子展(CES)上,将展示氮化镓(GaN)功率集成电路如何创造一种新的移动和消费电源解决方案,该公司将现场演示展示GaN功率集成电路技术实现的五种不同的应用,与现有解决方案相比,其速度提高5倍,能效更低。 销售与营销副总裁Stephen Oliver表示:“在整个行业中,氮化镓功率的采用一直在加速增加,而CES为创新者提供了一个理想的机会。我们的高性能,易于使用的氮化镓功率集成电路正在引起下一代应用领域的创新者的极大兴趣,这些应用包括超薄电视,快速移动充电器,无人机,AR / VR设备,游戏系统等等。”
  • 《Leti重点介绍了GaN电力电子技术的进展》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2020-12-27
    • 法国微/纳米技术研发中心CEA-Leti表示,其在第66届IEEE国际电子器件会议(IEDM 2020)上发表的两篇补充研究论文证实氮化镓(GaN)技术方法有望克服各种挑战。嵌入MOS栅极的先进GaN器件具有更优化的架构和性能,可以满足全球电源转换系统市场快速增长的需求。 综合考虑,这两篇论文提供了RT Nanoelec框架下GaN MOS-c HEMT栅极堆叠的新颖理解。他们展示了GaN MOS叠层表征的复杂性,以及专业的报告分析和可靠的参数值。论文《GaN-on-Si-E型MOSc-HEMT中碳相关pBTI降解机理》研究了晶体管栅极正偏压时发生的正偏压温度不稳定性(pBTI)效应背后的物理机制,以确定这种效应的根本原因并将其最小化。已经证明在正的栅极应力下电压阈值(Vth)的不稳定性是由两个陷阱陷阱引起的。第一个与栅极氧化物的缺陷有关,第二个则与栅极界面的GaN中氮原子中碳原子的存在有关。 在MOS技术中,BTI是一种常见的可靠性测试,Vth不稳定性的根本原因与氧化物缺陷有关,氧化物缺陷可由电子或空穴充电或放电,具体取决于器件类型(n / p-MOS)和偏置极性。就GaN MOS-c HEMT而言,在晶体管下方生长的外延结构非常复杂,并且远非均匀。 这项研究还证实了CEA-Leti在IEDM 2019上的一篇论文的结论,该论文表明GaN-in-N[CN]中的碳通常作为深受主引入,以创建用于击穿电压管理的半绝缘GaN层,与常见的氧化物陷阱电荷一起,导致了部分BTI不稳定性。因此,外延结构是降低GaN功率器件不稳定性的重要因素。 另一篇研究论文《GaN-on-Si MOS-c HEMT中的界面陷阱密度(Dit)提取的新颖见解》旨在表征氧化物/ GaN界面的电气质量,以了解CEA-Leti栅极堆叠的界面陷阱密度是否为GaN-on-Si MOS-c HEMT中的主要阈值电压(Vth)贡献者,并确认研发过程中开发的解决方案的性能。 界面陷阱密度(Dit)可提取在氧化物/半导体界面处具有电活性的界面缺陷的密度,以及其在能量方面与半导体带隙之间的分布。重要的是,Vth直接与易于调整的物理参数(例如金属栅极功函数和半导体的掺杂)以及某些与缺陷相关的参数(例如氧化物和界面态密度的固定或移动电荷)直接相关。如果未正确钝化和处理界面,此密度会极大地影响Vth。 在GaN MOS-c HEMT的情况下,对GaN进行干法刻蚀。氧化物沉积和这一积极的工艺步骤可能对未来的氧化物/ GaN界面产生巨大影响。因此,开发和优化基于MOS的GaN功率器件需要具有准确可靠的接口表征技术。 论文的作者Vandendaele表示,CEA-Leti的下一步工作是扩大团队对GaN MOSc HEMT的栅堆叠优化的了解,以最大程度地降低Dit值,并将最佳的产品,工艺和表征方法转移给IRT PowerGaN研究所的合作伙伴。 CEA-Leti表示,它将通过在外延、器件、无源元件,共集成和系统架构方面的进一步研究来遵循其GaN路线图,以开发GaN技术,该技术可使开关频率和功率密度达到硅的10倍,全部使用标准CMOS工艺来降低成本。