《摩尔定律谢幕,芯片的未来在哪?》

  • 来源专题:后摩尔
  • 编译者: shenxiang
  • 发布时间:2018-08-29
  • (此文观点来自微软研究院新体验与新技术部杰出工程师Doug Burger)

    整整50年来,计算机的底层元件都遵从着“ 摩尔定律 ”: 在价格不变的情况下,集成在芯片上的晶体管数量每隔18到24个月将增加一倍,计算成本呈指数型下降 。摩尔定律成就了各种技术变革,例如互联网、基因组测序等等。

    然而现在,摩尔定律的趋势第一次放缓了。芯片行业进入了一个不确定的时代,在同样的投入下,收益变得越来越低。我认为有两个原因。 一是芯片制造商面临的一个经济问题 :相比与芯片体积,大多数人对芯片的价格更敏感,要求芯片要做到经济实用;二是我所认为的真正原因, 随着晶体管尺寸的不断缩小,我们遇到了原子极限 ,先前标准、规则结构的晶体管结构已经无法维系。

    在CPU时代,我们一直沿用的范式是在CPU上运行编写好的程序。这一范式的优点在于整个计算系统所有层级都是确定的,它们有限但功能强大。芯片的原理非常简单,无非就是开关、逻辑门、二进制系统等等。但是现在,计算需求正变得越来越复杂和艰难,导致计算机结构也越来越复杂,在一块芯片上集成的电路越来越庞大。

    Simon Peyton Jones曾说, 计算机软件和体系架构是人们迄今为止所创造的最令人惊叹的结构 。在计算机体系架构领域,任何一个接口的设计都需要调整芯片底层的架构。做芯片与做软件差别很大。编写软件时的自由度非常高,但在设计硬件时却会面临各种各样的限制: 在一块尺寸有限的硅芯片上要集成各种不同功能的组件,并且要保证以正确的方式相互连接,而且要根据预算在通用性、高效性、速度、软件适配等多个维度中做出权衡 。

    FPGA:现场可编程门阵列

    在加入微软前,我曾和我的一名博士生Hadi Esmaeilzadeh做过一项关于 “暗硅”(Dark Silicon) 的研究。当时,业界正朝着多核芯片的方向发展,有人认为,只要能编写并行软件,就能将计算机芯片架构扩展到数千核。

    我们在2011年发表的研究中发现,由于功耗的限制, 一个多核处理器在同一时刻只能有很少的一部分晶体管能够工作,而其余部分则处于休眠状态 。这项研究获得了相当高的关注度。

    受到这一研究的启发,我们认为可以针 对特定的工作使用定制硬件来加速计算,解决“暗硅”问题 。但是对于普通用户来说,定制芯片的经济成本以及大量功能不同芯片的管理成本都很高。为了帮助用户解决这个问题,微软在Azure云平台上部署了FPGA(现场可编程门阵列)。

    FPGA全称为“现场可编程门阵列”,之所以称为“现场可编程”,是因为 在做完芯片硬件设计和算法映射之后,我们仍然可以对FPGA芯片进行实时、动态地修改 。我们可以随时把它改写成其它用途的芯片,甚至可以每隔几秒修改一次。为了同时满足性能、成本和灵活性的要求,我们可以使用定制芯片来处理部分长期稳定的计算需求,而使用FPGA来处理剩余计算需求。

    FPGA此前就已经广泛应用于通信领域,在处理高速数据流以及测试即将投产的芯片时的表现出色。但在云计算中,FPGA尚未真正成功地大规模使用。

    CPU和GPU适合于处理不同的任务。 CPU是一种通用处理器,适合处理少量数据 ; 而GPU是一种单指令、多数据(Single Instruction Multiple Data,SIMD)的并行处理器 ,即一条指令对不同的几组数据执行相同的操作。 FPGA实际上是CPU模型的“倒置” 。在FPGA上,我们不再固定数据、运行指令,而是固定一些指令、运行整批数据。我称之为“结构化计算”,其理念为固定一种计算结构,让数据不断从其中流过。FPGA非常适合这类工作负载,在云中, FPGA可以很好地完成这一使命,对CPU来说也是一种很好的补充。

    FPGA每秒能够处理50GB的数据包,同时也可以确保用户的信息安全和网络私密性。面对同样的计算任务,多块CPU才能接近一块FPGA的处理速度。

    于是,从2015年底开始,微软通过Project Catapult项目在微软Azure云中对FPGA进行了超大规模的部署,不管与之前相比还是跟竞争对手相比,Azure云的数据处理速度都有明显的提升。目前,微软是全球最大的FPGA使用者之一,各个团队都在使用FPGA强化自己的服务。

    Brainwave:为深度神经网络“定制”处理器

    在人工智能领域,目前大热的深度学习对计算机硬件和架构都提出了更高的要求 ,只有更好、更快的硬件和架构才能处理日益庞大的训练数据和越来越复杂的深度神经网络模型。机器翻译、语音理解、计算机视觉等经典人工智能领域的不断发展给硅芯产业带来了很大的压力。现在,许多公司都为打造人工智能、机器学习,特别是深度学习的定制架构投入了大量的资金。

    因此,我们团队打造了自己的 深度神经网络处理器Brainwave 。我们正与微软必应和Azure团队通力合作,为微软的各项服务提供有力的硬件与架构支持。利用Brainwave,必应团队可以摆脱计算资源的制约,能够部署体量更大的模型,从而为用户提供更好、更快、更高质量的搜索内容。

    在今年的微软Build大会上,微软宣布了 Project Brainwave 预览版,并将其整合到Azure机器学习服务中供用户使用。同时,用户也可以自行购买微软推出的Catapult架构主板将之嵌入到生产设备上,这样就可以在边缘设备上直接运行已经在Azure上训练好的模型,从而节省时间成本。

    Brainwave非常适合处理推理运算任务 ,对于此类任务,目前大量技术都采用“批处理”的方式。批处理能够提升计算机的处理能力,但却容易增加网络延迟。Project Brainwave可以将实时AI计算的延迟时间降到最小。不同的任务对于“实时”的要求并不相同,对于通过收集网络信息预告紧急情况的任务来说,几分钟的“实时”处理是可以接受的,但对于实时语音互动或者类似于HoloLens这种增强现实任务,“实时”处理则要求做到毫秒级。

    在实际的计算任务中,除了处理速度,成本也是需要考虑的一个关键因素。Brainwave系统做到了两者兼顾,在处理速度和成本控制方面都有非常好的表现。

    自从冯·诺依曼结构在上世界四十年代被提出之后,我们一直围绕着冯·诺依曼计算机和各种各样的计算机异构加速器进行研究,摩尔定律将要谢幕,我们正处于硅基和冯·诺伊曼时代的尾声。所以,我们应该考虑更深远的东西,为计算机的新的架构探索更深层次的理论。

  • 原文来源:http://news.moore.ren/industry/27989.htm
相关报告
  • 《先进封装技术使得后摩尔定律得以继续》

    • 来源专题:集成电路
    • 编译者:shenxiang
    • 发布时间:2019-09-12
    • 近日,华进半导体封装先进技术研发中心有限公司副总经理秦舒表示,摩尔定律的延伸受到物理极限、巨额资金投入等多重压力,迫切需要新的技术延续工艺进步,通过先进封装集成技术,实现高密度集成、体积微型化和更低的成本,使得“后摩尔定律”得以继续。 而采用以TSV为核心的高密度三维集成技术(3D IC)是未来封装领域的主导技术,3D IC与CMOS技术和特色工艺一起,构成后摩尔时代集成电路发展的三大支撑技术。 封装要贴近技术发展的需求,封装要贴近市场的需求和应用的需求,而面向物联网、人工智能、5G、毫米波、光电子领域的特色制造技术和定制化封装工艺,是实现中国集成电路特色引领的战略选择。过去我们谈封装,大家看的比较多是我有几条腿引出来,现在都是定制化了,不是给你几条腿,现在多一点的是128条腿,甚至可以做到几千个脚、几千个引线,这就是定制化设置,根据需求设置,这就是封装贴近技术发展的需求。 现在应用很多,也相应的要求封装多元化。比如人工智能、高性能计算,要求封装的类型是3D SRAM的ASIC,还有终端可扩展计算系统。比如数据中心,需要的封装是包含HBM、ASIC和3D SRAM的大尺寸2.5D封装,包含L3缓存分区的分离芯片的3D ASIC,包含多个光纤阵列的硅光子MCM。比如汽车电子,需求是驾驶辅助系统(ADAS)雷达设备的扇出封装,电动汽车和混合动力汽车中使用的MCU、电源管理系统的WB和IGBT封装模组。比如5G射频、毫米波,对于封装的要求是包含多款异质芯片的多芯片模组(例如LNA、PA、Switch和滤波器等),包含TSV Last工艺的3D集成以及集成天线和被动元器件需求。 TSV先进封装市场预测。预计2022年TSV高端产品晶圆出片量为60多万片;尽管数量有限,但由于晶片价值高,仍能产生高收入。而高带宽存储器(HBM)正在成为大带宽应用的标准。智能手机中成像传感器的数量不断增加,计算需求不断增长,促使3D SOC市场扩增。预计未来五年,12寸等效晶圆的出货数量将以20%的CAGR增加,从2016年的1.3M增加到2022年的4M。TSV在低端产品中的渗透率将保持稳定,其主要增长来源是智能手机前端模块中的射频滤波器不断增加,以支持5G移动通信协议中使用的不同频带。 2.5D Interposer市场前景。TSV Interposer是一种昂贵而复杂的封装工艺技术,成本是影响2.5D市场应用的关键因素,需要进一步降低封装或模块的总体成本。2016年到2022年,3D硅通孔和2.5D市场复合年增长率达20%;截至2022年,预计投产400万片晶圆。其市场增长驱动力主要来自高端图形应用、高性能计算、网络和数据中心对3D存储器应用的需求增长,以及指纹识别传感器、环境光传感器、射频滤波器和LED等新应用的快速发展;由于TSV Less 低成本技术的发展,2021年TSV Interposer市场的增速放缓,部分TSV Less技术将逐步替代TSV Interposer以实现2.5D;但部分市场预测,TSV Less技术的开发和商业化将会延迟;同时,为满足高性能计算市场,对TSV Interposer的需求持续增长。TSV Interposer将继续主导2.5D市场,像TSMC&UMC这样的参与者将扩大产能以满足市场需求。总体来看,TSV Interposer 仍具有强劲的市场优势。 总结来看,目前约75%左右的异质异构集成是通过有机基板进行集成封装,这其中大部分是SiP。余下的约25%是采用其他基板实现异质异构集成,这其中包含了硅转接板、fanout RDL以及陶瓷基板等。随着集成电路制造工艺节点的不断提高,成本却出现了拐点,无论从芯片设计、制造的难度,还是成本,多功能系统的实现越来越需要SiP和异质异构集成。随着人工智能和5G的发展,系统追求更高的算力、带宽,芯片的尺寸和布线密度也都在不断提高,使得2.5D封装的需求开始增加。2.5D系统集成封装涉及的技术和资源包含前道晶圆工艺、中道封装工艺和后道组装工艺,是很复杂的集成工艺,目前掌握全套技术的公司较少。
  • 《启动摩尔定律? 制造芯片的新“合成”方法可能会有所帮助》

    • 来源专题:纳米科技
    • 编译者:郭文姣
    • 发布时间:2019-11-20
    • 约翰霍普金斯大学的研究人员已经开发出一种新的方法来生产原子级薄的半导体晶体,有一天可能使功能更强大,更紧凑的电子设备成为现实。 通过使用经过特殊处理的硅表面来调整晶体的尺寸和形状,研究人员发现了一种潜在的更快,更便宜的方式来生产用于微芯片的下一代半导体晶体。以这种方式生产的晶体材料反过来又可以实现新的科学发现,并加速量子计算,消费电子产品以及更高效率的太阳能电池和电池的技术发展。 这些发现在今天发表在《自然纳米技术》上的一篇论文中有所描述。 约翰·霍普金斯大学的化学教授托马斯·肯帕说:“有了一种精确,快速地雕刻纳米级晶体的方法,而无需传统的自上而下的工艺,这为纳米材料在技术应用中的广泛应用提供了主要优势。”指导研究的大学。 肯帕(Kempa)的团队首先用磷化氢气体浸渍了硅衬底-在工业环境中广泛用于将半导体加工成器件的支撑物。当人们哄骗晶体在经过磷化处理的硅载体上生长时,他们发现它们长成了比通过传统方法制备的晶体更小,质量更高的结构。 研究人员发现,膦与硅载体的反应导致形成新的“设计表面”。与通常生产的平面和三角形薄片相反,该表面促使晶体以水平“丝带”的形式生长。此外,这些色带的均匀肤色和干净边缘的结构可与通过行业标准的图案化和蚀刻工艺制备的纳米晶体相媲美,纳米晶体的加工通常费力,费时且昂贵,Kempa说。 在这项研究中制备的纳米晶体被称为“过渡金属二卤化物”或TMDs。像石墨烯一样,TMD由于拥有强大的性能而受到广泛关注,这是其“二维”规模的独特结果。但是,传统的加工方法难以以适合新发现和性能更好的技术发展的方式轻易改变TMD的质地。 值得注意的是,Kempa和他的团队能够创建的TMD版本很小,以至于他们将它们称为“一维”,以区别于大多数研究人员所熟悉的普通二维图纸。 材料加工的限制是近年来摩尔定律放慢的原因之一。由IBM联合创始人Gordon E. Moore于1965年提出的规则指出,在密集集成电路中,晶体管的数量及其性能大约每两年就会翻一番。在过去的几十年中,消费电子产品越来越小,越来越快,越来越智能,这是将如此多的微米级晶体管封装到微芯片或集成电路中的原因。 但是,半导体行业现在正努力保持这一步伐。 肯帕及其团队准备的晶体的显着特征包括: 1.它们的原子结构和质量非常均匀,是由于它们是合成的,而不是通过传统的图案化和蚀刻方法制造的。这些晶体的优雅品质可以使它们更有效地传导和转换太阳能电池或催化剂中的能量。 2.研究人员能够通过更改磷化氢的量直接将晶体生长到其精确规格。 3.“设计基板”是“模块化的”,这意味着学术和工业实验室可以结合使用该技术和其他现有的晶体生长工艺来制造新材料。 4.“设计基板”也可重复使用,从而节省了金钱和时间。 5.产生的带状一维晶体发出的光的颜色可以通过调整带状宽度来调整,这表明它们在量子信息应用中的潜在前景。 肯帕说:“我们正在为合理控制纳米级材料的形状和尺寸做出根本性的贡献。” 他补充说,这种方法可以“以前所未有的方式雕刻纳米级晶体”。 “在这些长度尺度上对晶体尺寸进行如此精确的合成控制是前所未有的。” 他说:“我们的方法可以节省大量的处理时间和金钱。” “我们随意控制这些晶体的能力将使它在能量存储,量子计算和量子密码学中的应用成为可能。” ——文章发布于2019年11月18日