《砷化铟镓单晶体管动态随机存取存储器》

  • 来源专题:集成电路
  • 编译者: Lightfeng
  • 发布时间:2019-09-29
  • 西班牙的格拉纳达大学和瑞士的苏黎世IBM研究室一直致力于硅基III–V族材料的研究,用于无电容器单晶体管动态随机存取存储器(DRAM)。

    研究小组评论说:“这种无电容器的DRAM已经在硅材料中得到了证实,但是包括III-V化合物半导体在内使的其他材料相较下则属于未探索领域,尽管这些材料可能提高性能。”

    移除1T1CDRAM的电容器以减小单元尺寸。III–V化合物半导体中载流子迁移率的提高为降低工作电压和降低能耗提供了前景,例如砷化铟镓(InGaAs)。

    研究人员将其结构描述为与使用寄生浮体效应(FBE)存储信息的亚稳态双列直插式(DIP) RAM(MSDRAM)概念相关。FBE出现在绝缘体上半导体(-OI)结构中,其中半导体中的电势取决于偏置历史和载流子复合过程。设备主体中的电荷在读取操作中调节电流。

    MSDRAM原理使用前门和后门之间的耦合以及浮体效应和非平衡效应。在闸门创建前通道和后通道,空穴堆积在前沟道中,而后沟道被后栅驱动反转。累积的空穴调节了反向沟道中的电子密度,前沟道中较大的空穴密度使反向层中的电流增加。

    将MOCVD重生的n型源极/漏极区域升高25nm,并使用9nm等离子体增强的ALD氮化硅隔离层将其与栅极堆叠隔离。用锡掺杂源极/漏极为2×1019 / cm3。以0.5μm的宽度制造出具有各种栅极长度(LG)的最终器件。在背栅上施加正电压可切换通道,由于厚的BOX层,背栅的电流控制受到限制。但是,后通道中的电流由前通道中捕获的电荷调制,从而实现1T-DRAM性能的改善。

相关报告
  • 《硅基铟镓砷量子阱晶体管》

    • 来源专题:集成电路
    • 编译者:Lightfeng
    • 发布时间:2019-03-31
    • 瑞士的IBM Research宣布称硅基射频III-V金属氧化物半导体场效应晶体管(MOSFET)的高频截止值最高,并且他们的设备优于最先进的硅RF-CMOS。 研究人员使用由磷化铟阻挡层定义的铟镓砷(InGaAs)量子阱(QW)通道,减少了边界陷阱对测量频率范围内跨导的影响。 使用直接晶圆键合将QW沟道材料集成在硅基掩埋氧化物(BOX)上,其中氧化硅上的硅层不是有意掺杂的。替代金属栅极制造工艺始于沉积非晶硅伪栅极。氮化硅用于源极/漏极间隔,使用原子层沉积(ALD)和反应离子蚀刻的组合实现间隔物形成。用于接触延伸的空腔由受控氧化和蚀刻的“数字”循环形成。数字蚀刻还从源极/漏极接触区域移除了顶部InP阻挡层。通过金属有机化学气相沉积(MOCVD)用n-InGaAs填充接触延伸腔。然后移除伪栅极并用氧化铝和二氧化铪高k栅极绝缘体以及氮化钛和钨栅极金属层代替。 20nm栅长MOSFET的输出电导比没有顶部InP屏障的参考器件高50%。顶部屏障的存在消除了半导体/栅极氧化物界面处的缺陷散射。当栅极长度为120nm时,QW MOSFET的峰值跨导比参考器件的峰值跨导大300%。在20nm的短栅极长度下,改善降低至60%。QW通道的有效移动性为1500cm2 / V-s,而没有顶部InP屏障的通道的有效移动性为500cm2 / V-s。研究人员评论说:“这种差异是因为使用QW减少了氧化物界面陷阱和表面粗糙度散射。” 20nm栅极长度MOSFET的截止频率(ft)为370GHz,最大振荡(fmax)为310GHz。该装置具有两个4μm宽的门指从中心杆分支。这些值代表了硅片上III-V MOSFET报告的最高组合ft和fmax。
  • 《清华大学任天令教授团队首次研制出双模式晶圆级二维二硫化钼导电细丝晶体管》

    • 来源专题:中国科学院文献情报制造与材料知识资源中心 | 领域情报网
    • 编译者:冯瑞华
    • 发布时间:2019-02-20
    • 2月4日,清华大学微纳电子学系任天令教授团队在《美国化学学会纳米》 (ACS Nano)在线发表了题为《超低亚阈值摆幅,超高开关比双模式二硫化钼导电细丝晶体管》(“Two-Mode MoS2 Filament Transistor with Extremely Low Subthreshold Swing and Record High On/Off Ratio”)的研究论文,首次在埋栅双层二硫化钼(MoS2)晶体管沟道和漏极之间插入阻变层,在不同的电压条件下分别实现了超低亚阈值摆幅(模式一)和拥有超高开关比的准零维接触(模式二)。 现如今,随着摩尔定律发展,单片集成的晶体管数量越来越多,由此来带的小尺寸效应等问题更加突显,如何进一步降低晶体管亚阈值斜率摆幅来实现低功耗的亚阈值区1/0数字信号切换,增大单个晶体管开关比和开态电流来实现更好的关断特性和驱动能力,成为了研究的热点和难点。近年来新型晶体管如隧穿晶体管和负电容晶体管被研制出来以解决这一难题。与上述两类晶体管不同,本工作采用了全新的结构,创造性结合了埋栅双层二硫化钼晶体管和导电桥式随机存取存储器(CBRAM)阻变层,构建了双模式二硫化钼“导电细丝晶体管”,该晶体管可以工作在超低亚阈值斜率(模式一)和超高晶体管电流开关比(模式二)两种模式中,为上述问题提供了新的解决方案。 图 1. (a)二硫化钼导电细丝晶体管模式一运行示意图;(b)晶圆级导电细丝晶体管阵列;(c)导电细丝晶体管的扫描电子显微镜图;(d)模式一下晶体管源漏电流和栅极电压在不同漏极偏置下的传输曲线。 在模式一中,通过施加不同极性的漏极偏置和不同方向的栅极扫描电压,调控漏极和沟道间阻变层电场大小和方向,使得阻变层中的导电细丝导通和断裂。在其导通和断裂的瞬间,沟道电流发生突变从而实现超低的亚阈值斜率(图1a)。利用化学气相淀积生长的大面积二硫化钼薄膜使得该器件可达到晶圆级制备规模 (图1b)。其器件结构如图1c所示,在该器件中获得了2.26 mV/dec的超低亚阈值斜率(图1d)。 图 2. (a)二硫化钼导电细丝晶体管模式II运行示意图;(b)模式二下该晶体管的栅控电流传输曲线和栅极漏电流;(c)准零维结构晶体管(模式二)和对照组传统三维接触的开态电流对比。 在模式二中,由于上述阻变层形成导电细丝的直径在亚10纳米,从而在漏电极和沟道间形成准零维接触,大大降低传统接触中电子散射现象(图2a),实现超高栅控沟道电流的开关比 (2.6×109,图2b),相比于传统电极接触二硫化钼晶体管对照组,开态电流提高了约50倍(图2c)。此外,埋栅结构的使用相较于传统背栅晶体管能进一步地增强栅控能力。同时相比于顶栅晶体管而言,绕过了在二维薄膜上生长介质材料不均匀的难题。 微纳电子系博士生王雪峰和助理教授田禾为论文共同第一作者,任天令教授及其团队教师为论文通讯作者。 任天令教授长期致力于二维材料基础研究和实用化应用的探索,尤其关注研究将二维材料与传统存储与传感器件相结合,已获得了多项创新成果,如低功耗单层石墨烯阻变存储器、石墨烯柔性阻变存储器、阻变窗口可调双层石墨烯阻变存储器等,相关成果曾多次发表于《自然通讯》(Nature Communications)、《先进材料》(Advanced Materials)、《纳米快报》(Nano Letters)、《美国化学学会纳米》(ACS Nano)、国际电子器件大会(IEDM)等。