《台积电打造40纳米无线系统SoC》

  • 来源专题:集成电路
  • 编译者: shenxiang
  • 发布时间:2019-07-12
  • 台积电、Ambiq Micro2日共同宣布,采用台积电40纳米超低功耗(40ULP)技术生产的Apollo3 Blue无线系统单芯片(SoC)缔造领先全球的最佳功耗表现。

    台积电业务开发副总经理张晓强博士表示,很兴奋见证Ambiq设计技术、台积电制程专业所打造的成果。他强调,台积电凭借业界最具规模的设计生态系统,持续开发55ULP、40ULP到22ULL等的完备低操作电压制程组合,乐观未来协助客户生产智能化的互联设备,使产品能随时以简单、直观方式与使用者互动。

    Ambiq Micro营销副总裁Aaron Grassian则说,采用台积电低操作电压制程技术来打造下一代具备SPOT能力的设备。Ambiq Micro持续提升产品能源效率,协助客户将真正智能化功能置入电池供电的移动设备。

    台积电表示,借由Ambiq的亚阈值功率优化技术(Subthreshold Power Optimized Technology, SPOT)平台与台积电40ULP低操作电压(low-Vdd)制程,具备TurboSPOTTM技术的Apollo3 Blue树立起能源效率的新标准。

    并说明,Apollo3 Blue将ARM Cortex M4F核心运算能力提升至96MHz,操作功耗降至6uA/MHz以下,可支持电池供电的设备产品。该芯片卓越性能让Ambiq业务延伸到电池供电的智能家庭设备,以及需随时保持开启的声控应用,如遥控器与耳戴设备等产品等崭新市场。

    台积电指出,40ULP技术藉由低漏电晶体管来进行节能,其中包括闸极及接面在内的所有漏电路径皆经过仔细的优化。此外,台积电亦提供超低漏电晶体管(eHVT)及超低漏电(ULL)静态随机存取存储器的单位元,低操作电压解决方案结合数种不同临界电压晶体管与完备的设计基础架构,包括支援0.7伏操作电压并具备时序签核方法的标准元件库、支援低操作电压的优化设计流程、以及涵盖低操作电压且具有准确性与宽广范围的SPICE模型。

    另外,继40ULP之后,台积电扩展低电压组合至22ULL以支持极低功耗应用,提供更佳的射频与加强的类比功能,以及低漏电eHVT装置与超低漏电静态随机存取存储器的单位元。台积电透露,此项技术支援低电压设计,将操作电压降至0.6伏,并且搭配芯片上的磁阻式随机存取存储器(MRAM)及电阻式随机存取存储器(RRAM)以实现低漏电嵌入式非挥发性存储器解决方案,支援物联网产品的应用。

相关报告
  • 《台积电与ARM展示业界首款7纳米Arm核心CoWoS小芯片系统》

    • 来源专题:集成电路
    • 编译者:shenxiang
    • 发布时间:2019-10-03
    • 高效能运算领域的领导厂商arm与晶圆代工龙头台积电26日共同宣布,发布业界首款采用台积电先进的CoWoS封装解决方案,内建arm多核心处理器,并获得硅晶验证的7纳米小芯片(Chiplet)系统。 台积电表示,此款概念性验证的小芯片系统成功地展现在7纳米FinFET制程及4GHz arm核心的支援下打造高效能运算的系统单芯片(System-on-Chip,SoC)之关键技术。同时也向系统单芯片设计人员演示运作时脉4GHz的芯片内建双向跨核心网状互连功能,及在台积电CoWoS中介层上的小芯片透过8Gb/s速度相互连结的设计方法。 台积电进一步指出,不同于整合系统的每一个元件放在单一裸晶上的传统系统单芯片,将大尺寸的多核心设计分散到较小的小芯片设计更能完善支持现今的高效能运算处理器。 此高效的设计方式可让各项功能分散到以不同制程技术生产的个别微小裸晶,提供了灵活性、更好的良率、及节省成本的优势。 小芯片必须能够透过密集、高速、高频宽的连结来进行彼此沟通,才能确保最佳的效能水准,为了克服这项挑战,此小芯片系统采用台积电所开发的Low-voltage-INPackage-INterCONnect(LIPINCONTM)独特技术,资料传输速率达8Gb/s/pin,并且拥有优异的功耗效益。 另外,此款小芯片系统建置在CoWoS中介层上由双个7纳米生产的小芯片组成,每一小芯片包含4个arm Cortex–A72处理器,以及一个芯片内建跨核心网状互连汇流排,小芯片内互连的功耗效益达0.56pJ/bit、频宽密度1.6Tb/s/mm2、0.3伏LIPINCON介面速度达8GT/s且频宽速率为320GB/s。此小芯片系统于2018年12月完成产品设计定案,并已于2019年4月成功生产。 arm资深副总裁暨基础设施事业部总经理Drew Henry表示,这次与我们长期伙伴台积电协作的最新概念性验证成果,结合了台积电创新的先进封装技术与arm架构卓越的灵活性及扩充性,为将来生产就绪的基础架构系统单芯片解决方案奠定了绝佳的基础。 台积电技术发展副总经理侯永清博士表示,此款展示芯片呈现出我们提供客户系统整合能力的绝佳表现,台积电的CoWoS先进封装技术及LIPINCON互连介面能协助客户将大尺寸的多核心设计分散到较小的小芯片组,以提供更优异的良率与经济效益。arm与台积电的本次合作更进一步释放客户在云端到边缘运算的基础架构应用上高效能系统单芯片设计的创新。
  • 《台积电期待2纳米工艺技术》

    • 来源专题:宽带移动通信
    • 编译者:张卓然
    • 发布时间:2020-11-26
    • 台积电正准备采用2纳米工艺技术制造碳纳米管和纳米片 台湾台积电铸造厂正在与客户合作,寻求在其下一代3纳米(N3)工艺技术之后,如何走向2纳米。 台积电首席执行官魏哲家(CC Wei)表示:“我们正与客户就N3以外下一个重要节点的进度进行合作。”台积电已经开发了许多可以使用2纳米的技术。其中包括纳米片、二维和一维碳纳米管。 台积电研发部高级副总裁米玉杰(YJ Mii)表示:“对于N3以外的技术,我们很乐观,因为我们看到了许多可扩展的创新解决方案。我们在二维和一维碳纳米管、纳米片和纳米线等材料方面取得了一些重大突破。今年,我们展示了一种用于1纳米通道的32位纳米片和高迁移率材料。这是提前准备好技术选项的一个很好的例子。” 台湾18号晶圆厂目前批量生产的N5 5纳米工艺广泛使用了13.5纳米极紫外(EUV)技术,这项技术正在用于N3,将于2022年批量生产。台积电目前还与英国人工智能芯片设计公司Graphcore合作,向3纳米技术转移,计划在2021年下半年批量生产。目前的芯片基于7纳米,有594亿个晶体管。台积电欧洲区总裁Maria Marced博士说:“我们现在已经开始探索利用即将到来的3纳米工艺可以实现的目标。” 与目前的N5工艺相比,N3工艺的逻辑密度提高了1.7倍,这将为Graphcore的下一代芯片提供超过1000亿个晶体管。 不过,台积电目前不会承诺超过3纳米的时间线。业务开发高级副总裁Kevin Zhuang说:“对于下一个技术平台的细节,现在谈还为时过早,但我们相信,我们能够以一个可预测的节奏找到解决方案。”按当前的生产节奏,N2 2纳米工艺在2024年投入批量生产。 米玉杰说,极紫外是2纳米及以下工艺的关键。“展望未来,我们计划使用新的掩膜和材料,新的抗蚀剂和多重图案。这就会使图案远远超过N2(2纳米)。我们还与ASML合作开发高数值孔径(NA)扫描仪。” 这些技术要在一个新的研发中心进行开发。“第一阶段在第一季度开始,预计在2021年完成,将容纳8000名科学家和工程师,”米玉杰说。 台积电还推出了4纳米工艺N4,作为目前N5工艺的缩小版,这项工艺与现有的IP和SPICE型号兼容,但掩模更少,逻辑密度更高,减小模具尺寸,降低成本。