登录
 机构网站
  1. 首页
  2. 情报产品
  3. 快讯详情

《三星宣布推出两种新工艺节点SF2Z和SF4U强化尖端工艺技术路线图》

  • 来源专题：集成电路与量子信息
  • 发布时间：2024-06-13

  • 据半导体行业观察微信公众号报道，全球先进半导体技术领导者三星电子有限公司近期在美国总部举行的年度盛会三星代工论坛 (SFF) 上，展示了其最新的代工创新技术，并概述了其对人工智能时代的愿景。

    在“赋能人工智能革命”的主题下，三星宣布了其强化工艺技术路线图，包括两个新的尖端节点——SF2Z 和 SF4U，以及利用其代工、内存和高级封装（AVP）业务独特优势的集成三星人工智能解决方案平台。

    三星电子总裁兼代工业务负责人崔时永博士表示：“在众多技术围绕人工智能不断发展的时代，实现人工智能的关键在于高性能、低功耗的半导体。除了针对人工智能芯片优化的成熟 GAA 工艺外，我们还计划推出集成式共封装光学 (CPO) 技术，以实现高速、低功耗的数据处理，为我们的客户提供在这个变革时代蓬勃发展所需的一站式人工智能解决方案。”

    该公司最新的 2nm 工艺 SF2Z 采用了优化的背面供电网络 (BSPDN) 技术，该技术将电源轨置于晶圆背面，以消除电源线和信号线之间的瓶颈。与第一代 2nm 节点 SF2 相比，将 BSPDN 技术应用于 SF2Z 不仅可以提高功率、性能和面积 (PPA)，还可以显著降低电压降 (IR 降)，从而提高 HPC 设计的性能。SF2Z 预计将于 2027 年实现量产。

    另一方面，SF4U 是一种高价值的 4nm 变体，通过结合光学缩小来提供 PPA 改进，计划于 2025 年实现量产。

    三星重申，SF1.4（1.4纳米）的准备工作进展顺利，性能和良率目标有望在2027年实现量产。三星强调其对超越摩尔定律的持续承诺，正通过材料和结构创新，积极塑造1.4纳米以下的未来工艺技术。

    此外，三星公司持续提升 GAA 成熟度。随着人工智能时代的到来，诸如环栅 (GAA) 之类的结构性改进已成为满足功率和性能需求的必要条件。在 SFF 上，三星强调了其 GAA 技术的成熟度，这是赋能人工智能的关键技术推动因素。进入量产第三年，三星的 GAA 工艺在良率和性能方面不断展现出持续的成熟度。凭借积累的 GAA 生产经验，三星计划在今年下半年量产其第二代 3nm 工艺 (SF3)，并在即将推出的 2nm 工艺上实现 GAA。自 2022 年以来，三星的 GAA 产量一直稳步增长，并有望在未来几年大幅扩张。


    原文链接：

    1. https://www.businesswire.com/news/home/20240612070282/en/Samsung-Showcases-AI-Era-Vision-and-Latest-Foundry-Technologies-at-SFF-2024

    2. https://semiconductor.samsung.com/events/foundry-events/

  • 原文来源：http://mp.weixin.qq.com/s?__biz=Mzg2NDgzNTQ4MA==&mid=2247741646&idx=3&sn=778f126ee9bd013b726ce5f2b6163a06&scene=0
11浏览量
原文链接
相关报告

  • 《英特尔公布技术路线图：10年后推1.4纳米工艺》
    • 来源专题：光电情报网信息监测服务平台
    • 编译者：husisi
    • 发布时间：2019-12-16
    • 据外媒报道，在今年的IEEE国际电子设备会议（IEDM）上，芯片巨头英特尔发布了2019年到2029年未来十年制造工艺扩展路线图，包括2029年推出1.4纳米制造工艺。 2029年1.4纳米工艺 英特尔预计其制造工艺节点技术将保持2年一飞跃的节奏，从2019年的10纳米工艺开始，到2021年转向7纳米EUV（极紫外光刻），然后在2023年采用5纳米，2025年3纳米，2027年2纳米，最终到2029年的1.4纳米。这是英特尔首次提到1.4纳米工艺，相当于12个硅原子所占的位置，因此也证实了英特尔的发展方向。 或许值得注意的是，在今年的IEDM大会上，有些演讲涉及的工艺尺寸为0.3纳米的技术，使用的是所谓的“2D自组装”材料。尽管不是第一次听说这样的工艺，但在硅芯片制造领域，却是首次有人如此提及。显然，英特尔(及其合作伙伴)需要克服的问题很多。 技术迭代和反向移植 在两代工艺节点之间，英特尔将会引入+和++工艺迭代版本，以便从每个节点中提取尽可能多的优化性能。唯一的例外是10纳米工艺，它已经处于10+版本阶段，所以我们将在2020年和2021年分别看到10++和10+++版本。英特尔相信，他们可以每年都做到这一点，但也要有重叠的团队，以确保一个完整的工艺节点可以与另一个重叠。 英特尔路线图的有趣之处还在于，它提到了“反向移植”（backporting）。这是在芯片设计时就要考虑到的一种工艺节点能力。尽管英特尔表示，他们正在将芯片设计从工艺节点技术中分离出来，但在某些时候，为了开始在硅中布局，工艺节点过程是锁定的，特别是当它进入掩码创建时，因此在具体实施上并不容易。 不过，路线图中显示，英特尔将允许存在这样一种工作流程，即任何第一代7纳米设计可以反向移植到10++版本上，任何第一代5纳米设计可以反向移植到7++版本上，然后是3纳米反向移植到5++，2纳米反向移植到3++上，依此类推。有人可能会说，这个路线图对日期的限定可能不是那么严格，我们已经看到英特尔的10纳米技术需要很长时间才成熟起来，因此，期望公司在两年的时间里，在主要的工艺技术节点上以一年速度进行更新的节奏前进，似乎显得过于乐观。 请注意，当涉及到英特尔时，这并不是第一次提到“反向移植”硬件设计。由于英特尔10纳米工艺技术目前处于延迟阶段，有广泛的传闻称，英特尔未来的某些CPU微体系结构设计，最终可能会使用非常成功的14纳米工艺。 研发努力 通常情况下，随着工艺节点的开发，需要有不同的团队负责每个节点的工作。这副路线图说明，英特尔目前正在开发其10++优化以及7纳米系列工艺。其想法是，从设计角度来看，+版每一代更新都可以轻松实现，因为这个数字代表了完整的节点优势。 有趣的是，我们看到英特尔的7纳米工艺基于10++版本开发，而英特尔认为未来的5纳米工艺也会基于7纳米工艺的设计，3纳米基于5纳米设计。毫无疑问，每次+/++迭代的某些优化将在需要时被移植到未来的设计中。 在这副路线图中，我们看到英特尔的5纳米工艺目前还处于定义阶段。在这次IEDM会议上，有很多关于5纳米工艺的讨论，所以其中有些改进(如制造、材料、一致性等)最终将被应用于英特尔的5纳米工艺中，这取决于他们与哪些设计公司合作(历史上是应用材料公司)。 除了5纳米工艺开发，我们还可以看看英特尔的3纳米、2纳米以及1.4纳米工艺蓝图，该公司目前正处于“寻路”模式中。展望未来，英特尔正在考虑新材料、新晶体管设计等。同样值得指出的是，基于新的路线图，英特尔显然仍然相信摩尔定律。
    122浏览量
    原文链接

  • 《美国发布《微电子和先进封装技术路线图》》
    • 来源专题：集成电路
    • 编译者：李衍
    • 发布时间：2023-03-31
    • 2023年3月1日，美国半导体研究联盟（Semiconductor Research Corporation, SRC）在美国商务部国家标准与技术研究院（NIST）资助下编制并发布《微电子和先进封装技术路线图》（以下简称“MAPT路线图”）临时报告，从生态系统、系统架构和应用、系统集成和基础微电子四个层面，规划并梳理关键核心技术和培育专业人才队伍所需的步骤，以确保未来美国在设计、开发和制造异质集成系统级封装（SiP）方面的创新能力。MAPT路线图以2021年版《半导体十年计划》和《异构集成路线图》为基础进行构建，提出了一个新的全面的3D半导体路线图，以指导即将到来的微电子革命。 MAPT路线图仍在开发，临时报告旨在广泛征集公众意见以实现高质量的最终路线图。MAPT路线图共包含12章。第一章为MAPT路线图报告概况，其余11章具体包括： 1. 可持续发展与能源效率。根据《半导体十年计划》，现阶段计算解决方案不可持续，随着计算需求的增加，计算的能源需求将超过市场上可用的能源。如果未来十年能源效率没有实现1000倍的提高，2040年后没有实现1000000倍的提高，计算将处于能源受限状态，不会增长、驱动新市场或刺激全球GDP增长。此外，由于全球半导体需求日益增长，以及美国《芯片法案》目标，预计未来几年美国的芯片制造将会增加。同时，从环境和人类健康的角度来看，芯片制造和先进封装所涉及的化学品、材料和工艺以及产品设计本身都必须尽可能可持续。可持续发展与能源效率的跨领域需求包括：（1）提高计算中的能源效率；（2）在半导体器件和系统的全生命周期中（如：设计、开发、制造、使用、产品使用寿命期后废弃管理）提高环境可持续性和效率；（3）随着社会需求的变化，可持续解决方案和系统创新所需的劳动力的发展。 2. 材料、衬底、供应链。本章聚焦微电子封装供应链生态的输入端，材料的来源、环境因素、成本等都会影响封装供应链的韧性和可持续性。MAPT路线图旨在确定未来几代先进电子封装结构中将使用的材料和化学品，重点考虑因素包括：高可靠性材料、新工艺材料、电气性能材料、机械性能/工艺可操作性材料、热管理材料、可靠性/温度/湿度性能优越材料和环境可持续材料。 3. 设计、建模、测试和标准。本章涉及未来的设计自动化组合和行业标准开发。这些设计工具和标准将有效帮助芯片和系统设计者探索和优化不同设计领域以及性能、功率/能源、面积/体积、保密性和安全性等指标，并将成为半导体行业的关键推动者。 4. 制造和工艺开发计量学。本章涵盖了半导体材料和器件研究、开发和制造等各个方面的测量。“表征和计量”可离线、在线和线上使用，包括物理和电气测量的所有方面。“表征和计量”涵盖了从原子尺度到宏观尺度的测量。对新材料和新结构的探索是表征密集型的，而且随着工艺技术的日益成熟，晶圆厂内计量（in-fab metrology）的使用也在增加。本章描述了MAPT路线图所有领域的表征和计量，从材料和器件到先进封装和异构集成以及系统。 5. 安全和隐私。本章确定了新出现的安全和隐私挑战，并概述了解决这些挑战的方法。本章对整个技术堆栈进行了全面分析，但重点强调了对制造和封装技术的影响。本章是对2019年IEEE发布的《异构集成路线图》（Heterogeneous Integration Roadmap）安全章节的补充。本章的主要主题包括：（1）异构集成中潜在的硬件安全漏洞；（2）确定SiP安全内容的可行策略，以及定义合理指标以评估安全弹性实施的可行策略；（3）针对特定应用的攻击预测和防御机制。 6. 劳动力发展。本章概述了未来十年MAPT领域劳动力的需求。美国上下一致认为，目前的人才库以及创建和支持美国国内MAPT劳动力的途径都远远达不到预期需求，并已成为关系美国经济和国家安全的关键点。目前，从技术认证师、专科学位操作员、维护工程师到硕士和博士工程师，MAPT领域不同教育水平的工人在数量、知识、技能和能力方面都不足以满足未来的需求。本章内容主要包括：（1）微电子劳动力需求的预测/时间表；（2）全国“赢得人心”运动的路线图；（3）整个MAPT生态系统的整体、有效的劳动力发展框架。 7. 应用驱动因素和系统要求。本章描述了各种应用领域的影响及其对MAPT路线图所涵盖的关键使能技术方向的影响，并具体讨论了数据中心和高性能计算、移动通信和基础设施、边缘计算和物联网、汽车、生物应用和健康、安全和隐私、以及防御和恶劣环境等应用实例。每一个应用领域都将以不同方式发展，并需要领域特定的系统来实现更高水平性能。 8. 先进封装与异构集成。本章重点介绍了微电子芯片的先进封装和异构集成的各个方面。由于使用更精细的晶体管（低于20nm）微缩芯片的成本优势正在减弱，因此有必要采用一种新方法，即将单个晶粒分解为更小的芯粒（chiplet）并在适当的技术制程上进行经济有效地制造。为了通过芯粒和无源元件的异构集成实现功能“缩放”，封装必须从“芯片载体”过渡到“集成平台”。随着微电子行业朝着为每个应用定制更高性能、更低功耗的解决方案发展，芯粒数量将继续增加。下一代封装技术需要支持这种异构集成的爆炸式增长，实现可以容纳极细间距I/O芯片和极细间距电路系统的互连。 9. 数字处理。本章重点介绍了已经渗透到现代社会各个方面的数字处理技术和基础设施。如今，产率问题、散热设计功耗（TDP）的实际限制、先进技术制程的高设计和制造成本对实现终端用户期望构成威胁。与此同时，人工智能/机器学习相关应用、高级认知需求、区块链等方面都要求处理不断增加的数据集，并执行越来越复杂的计算。单芯片封装解决方案不再适配数据密集型或高性能处理需求。此外，数据处理成本现在主要由将数据移动的能耗决定，包括在处理数据的微芯片内移动数据的能耗。将不同的未封装芯粒进行单片异构集成从而形成SiP，已成为解决这些挑战的重要方案。 10. 模拟和混合信号处理。模拟和混合信号处理驱动着模拟硬件的新兴应用和趋势，本章概述了该领域的短期、中期和长期前景。模拟元件对于世界-机器接口、传感、感知、通信和推理系统，以及所有类型的电气系统的电力分配、输送和管理至关重要。模拟信号处理或“模拟边缘”处理有助于减少必要的数字处理数量。本章的主要主题包括：（1）模拟和混合信号电路及处理；（2）电力转换和管理；（3）智能传感接口；（4）射频（RF）到太赫兹（THz）的器件、电路和系统（RF-to-THz devices, circuits and systems）。 11. 光子学和微机电系统。本章阐述了存储器、计算、传感、通信等所必需的重要配套技术。本章是对2021年荷兰PhotonDelta联盟和麻省理工学院微光子学研究中心发布的《国际集成光子学系统路线图》（Integrated Photonics System Roadmap – International, IPSR-I）的补充。本章的主要主题包括：（1）基于微机电系统和光子学的传感器和执行器；（2）用于通信的集成光子学；（3）用于存储器和计算的光子I/O；（4）材料和加工；（5）设计和建模支持。
    1964浏览量
    原文链接