《三星宣布推出两种新工艺节点SF2Z和SF4U强化尖端工艺技术路线图》

  • 来源专题:集成电路与量子信息
  • 发布时间:2024-06-13
  • 据半导体行业观察微信公众号报道,全球先进半导体技术领导者三星电子有限公司近期在美国总部举行的年度盛会三星代工论坛 (SFF) 上,展示了其最新的代工创新技术,并概述了其对人工智能时代的愿景。

    在“赋能人工智能革命”的主题下,三星宣布了其强化工艺技术路线图,包括两个新的尖端节点——SF2Z 和 SF4U,以及利用其代工、内存和高级封装(AVP)业务独特优势的集成三星人工智能解决方案平台。

    三星电子总裁兼代工业务负责人崔时永博士表示:“在众多技术围绕人工智能不断发展的时代,实现人工智能的关键在于高性能、低功耗的半导体。除了针对人工智能芯片优化的成熟 GAA 工艺外,我们还计划推出集成式共封装光学 (CPO) 技术,以实现高速、低功耗的数据处理,为我们的客户提供在这个变革时代蓬勃发展所需的一站式人工智能解决方案。”

    该公司最新的 2nm 工艺 SF2Z 采用了优化的背面供电网络 (BSPDN) 技术,该技术将电源轨置于晶圆背面,以消除电源线和信号线之间的瓶颈。与第一代 2nm 节点 SF2 相比,将 BSPDN 技术应用于 SF2Z 不仅可以提高功率、性能和面积 (PPA),还可以显著降低电压降 (IR 降),从而提高 HPC 设计的性能。SF2Z 预计将于 2027 年实现量产。

    另一方面,SF4U 是一种高价值的 4nm 变体,通过结合光学缩小来提供 PPA 改进,计划于 2025 年实现量产。

    三星重申,SF1.4(1.4纳米)的准备工作进展顺利,性能和良率目标有望在2027年实现量产。三星强调其对超越摩尔定律的持续承诺,正通过材料和结构创新,积极塑造1.4纳米以下的未来工艺技术。

    此外,三星公司持续提升 GAA 成熟度。随着人工智能时代的到来,诸如环栅 (GAA) 之类的结构性改进已成为满足功率和性能需求的必要条件。在 SFF 上,三星强调了其 GAA 技术的成熟度,这是赋能人工智能的关键技术推动因素。进入量产第三年,三星的 GAA 工艺在良率和性能方面不断展现出持续的成熟度。凭借积累的 GAA 生产经验,三星计划在今年下半年量产其第二代 3nm 工艺 (SF3),并在即将推出的 2nm 工艺上实现 GAA。自 2022 年以来,三星的 GAA 产量一直稳步增长,并有望在未来几年大幅扩张。


    原文链接:

    1. https://www.businesswire.com/news/home/20240612070282/en/Samsung-Showcases-AI-Era-Vision-and-Latest-Foundry-Technologies-at-SFF-2024

    2. https://semiconductor.samsung.com/events/foundry-events/

  • 原文来源:http://mp.weixin.qq.com/s?__biz=Mzg2NDgzNTQ4MA==&mid=2247741646&idx=3&sn=778f126ee9bd013b726ce5f2b6163a06&scene=0
相关报告
  • 《英特尔公布技术路线图:10年后推1.4纳米工艺》

    • 来源专题:光电情报网信息监测服务平台
    • 编译者:husisi
    • 发布时间:2019-12-16
    • 据外媒报道,在今年的IEEE国际电子设备会议(IEDM)上,芯片巨头英特尔发布了2019年到2029年未来十年制造工艺扩展路线图,包括2029年推出1.4纳米制造工艺。 2029年1.4纳米工艺 英特尔预计其制造工艺节点技术将保持2年一飞跃的节奏,从2019年的10纳米工艺开始,到2021年转向7纳米EUV(极紫外光刻),然后在2023年采用5纳米,2025年3纳米,2027年2纳米,最终到2029年的1.4纳米。这是英特尔首次提到1.4纳米工艺,相当于12个硅原子所占的位置,因此也证实了英特尔的发展方向。 或许值得注意的是,在今年的IEDM大会上,有些演讲涉及的工艺尺寸为0.3纳米的技术,使用的是所谓的“2D自组装”材料。尽管不是第一次听说这样的工艺,但在硅芯片制造领域,却是首次有人如此提及。显然,英特尔(及其合作伙伴)需要克服的问题很多。 技术迭代和反向移植 在两代工艺节点之间,英特尔将会引入+和++工艺迭代版本,以便从每个节点中提取尽可能多的优化性能。唯一的例外是10纳米工艺,它已经处于10+版本阶段,所以我们将在2020年和2021年分别看到10++和10+++版本。英特尔相信,他们可以每年都做到这一点,但也要有重叠的团队,以确保一个完整的工艺节点可以与另一个重叠。 英特尔路线图的有趣之处还在于,它提到了“反向移植”(backporting)。这是在芯片设计时就要考虑到的一种工艺节点能力。尽管英特尔表示,他们正在将芯片设计从工艺节点技术中分离出来,但在某些时候,为了开始在硅中布局,工艺节点过程是锁定的,特别是当它进入掩码创建时,因此在具体实施上并不容易。 不过,路线图中显示,英特尔将允许存在这样一种工作流程,即任何第一代7纳米设计可以反向移植到10++版本上,任何第一代5纳米设计可以反向移植到7++版本上,然后是3纳米反向移植到5++,2纳米反向移植到3++上,依此类推。有人可能会说,这个路线图对日期的限定可能不是那么严格,我们已经看到英特尔的10纳米技术需要很长时间才成熟起来,因此,期望公司在两年的时间里,在主要的工艺技术节点上以一年速度进行更新的节奏前进,似乎显得过于乐观。 请注意,当涉及到英特尔时,这并不是第一次提到“反向移植”硬件设计。由于英特尔10纳米工艺技术目前处于延迟阶段,有广泛的传闻称,英特尔未来的某些CPU微体系结构设计,最终可能会使用非常成功的14纳米工艺。 研发努力 通常情况下,随着工艺节点的开发,需要有不同的团队负责每个节点的工作。这副路线图说明,英特尔目前正在开发其10++优化以及7纳米系列工艺。其想法是,从设计角度来看,+版每一代更新都可以轻松实现,因为这个数字代表了完整的节点优势。 有趣的是,我们看到英特尔的7纳米工艺基于10++版本开发,而英特尔认为未来的5纳米工艺也会基于7纳米工艺的设计,3纳米基于5纳米设计。毫无疑问,每次+/++迭代的某些优化将在需要时被移植到未来的设计中。 在这副路线图中,我们看到英特尔的5纳米工艺目前还处于定义阶段。在这次IEDM会议上,有很多关于5纳米工艺的讨论,所以其中有些改进(如制造、材料、一致性等)最终将被应用于英特尔的5纳米工艺中,这取决于他们与哪些设计公司合作(历史上是应用材料公司)。 除了5纳米工艺开发,我们还可以看看英特尔的3纳米、2纳米以及1.4纳米工艺蓝图,该公司目前正处于“寻路”模式中。展望未来,英特尔正在考虑新材料、新晶体管设计等。同样值得指出的是,基于新的路线图,英特尔显然仍然相信摩尔定律。
  • 《三星推出3纳米芯片制造工艺工具与技术》

    • 来源专题:光电情报网信息监测服务平台
    • 编译者:husisi
    • 发布时间:2021-11-24
    • 11月20日消息,近日举行的第三届三星高级代工生态系统论坛上,三星电子公司推出了多款对3纳米芯片制造工艺至关重要的设计工具和技术,以及帮助加强代工生态系统的战略。代工业务是指为其他没有半导体工厂的公司制造定制芯片。 三星旗下代工部门表示,他们将推出80多种针对半导体设计基础设施和封装解决方案进行优化的电子设计自动化工具、技术。这些工具和技术对3纳米制造工艺至关重要,三星计划于2022年上半年开始推出3纳米产品。 三星电子高级副总裁兼代工设计平台开发负责人RyanLee表示:“在这个以数据为中心、快速变化的时代,三星及其代工合作伙伴取得了长足的进步,以应对日益增长的客户需求,并通过提供强大的解决方案来支持他们取得成功。在我们SAFE计划的支持下,三星将引领‘性能平台2.0’愿景的实现。” 三星还谈到了其在代工业务基础设施方面的扩展,包括高性能计算(HPC)、人工智能(AI)、电子设计自动化(EDA)、云计算、封装解决方案和设计解决方案合作伙伴(DSP)等领域的进展。 此外,三星也介绍了该公司通过与无厂房公司合作取得的一些成就。这家芯片制造商正与12家全球设计解决方案合作伙伴合作,为其无厂房客户开发高性能、低能耗的半导体设计。 英国芯片设计公司Arm首席执行官西蒙·塞加斯(SimonSegars)说:“我们的伙伴生态系统在许多市场都有不断增长的商机,我们与三星代工部门的长期合作对此至关重要。我们将继续密切合作,在三星代工的尖端工艺(包括GAA)上优化我们的Armv9下一代处理器,以提供针对当今世界和未来技术进行优化的同类最佳解决方案。”