《美国NIST发布《半导体生态系统中的计量缺口》报告》

  • 来源专题:集成电路
  • 编译者: 李衍
  • 发布时间:2023-06-25
  • 据战略科技前沿微信公众号报道,2023年6月5日,美国国家标准与技术研究院(NIST)发布了《半导体生态系统中的计量缺口》报告,旨在为CHIPS研发计量计划的受资助者提供指南,以便与CHIPS法案目标对齐。报告描述了CHIPS研发计量计划(CHIPS R&D Metrology Program)的产生、发展和战略优先领域,设计了一个旨在通过先进的测量、标准、建模和模拟加强美国半导体行业的计量计划。报告结合了NIST历时两年多的调查、研究结果,最终遴选确定出10项优先发展的重点领域,被视为CHIPS研发计量计划的研究组合路线图。

    一、美国CHIPS研发计量计划的产生和发展历程

    美国“芯片法案”拟投资500万美元用于实施美国的芯片发展战略,其中110亿美元用于CHIPS研发计划以发展微电子和半导体研发生态系统。CHIPS研发计划包含国家半导体技术中心(NSTC)、国家先进封装制造计划(NAPMP)、三家新的美国制造研究所(Manufacturing USA)、计量计划等四个组成部分。“芯片法案”规定了整个CHIPS研发计划的计量活动,要求:(1)NIST设立一个计量计划,以通过多学科研发增强美国半导体产业;(2)国家半导体技术中心支持使用3nm或更先进工艺制造微芯片的先进计量和表征,以及安全和供应链验证的计量;(3)先进封装制造计划和新制造研究所加强半导体先进测试能力,以支持国内生态系统。

    2021年6月,NIST正式成立了一个半导体计量工作组,由代表NIST的6个实验室项目的计量主题专家组成。该工作组的最初目标是了解影响美国国内半导体发展的基础计量研发缺口,帮助NIST为CHIPS研发计量计划如何实现2021财年《国防授权法案》(NADD)中设定的目标建立发展愿景。NIST早期研究确定了反映美国半导体行业技术需求的八个计量研发主题领域,具体包括:(1)材料和尺寸缩放计量;(2)高通量制造的在线计量;(3)为供应商提供材料质量检测;(4)改进设计和制造的数字化手段;(5)先进封装的新型计量;(6)面向未来的先进封装关键领域;(7)材料和器件:表征、建模和设计;(8)半导体开发和供应链的安全和信任。

    这八个主题领域为2022年4月召开的两个行业研讨会提供了议程,确定了最优先的计量研发需求。这些研讨会的讨论成果被总结发表在了2022年9月NIST发布的《美国半导体制造业的战略机遇》报告中。该报告从计量角度确定了7大挑战和32个研发方向。半导体计量工作组后来认识到32个研发方向描述了许多重叠或类似的计量概念和研发战略,可以合并这些概念和研发战略以更加紧密地使微电子计量需求与NIST的需求保持一致。因此,2022年10月CHIPS研发计量计划将32个研发方向整合为20个重点领域,到2022年11月又进一步凝练为10个优先发展的重点领域,以解决最关键的计量研发缺口。

    二、美国CHIPS研发计量计划优先发展重点领域的遴选及确定

    自2020年12月以来,NIST指导了一系列利益相关者研讨、内部能力评估和战略规划活动。活动亮点包括:(1)举办两个计量研发研讨会,以了解影响美国国内半导体制造能力的技术缺口(2022年4月);(2)组建一个由NIST的计量专家(来自中小企业)和实验室主任组成的内部小组,以审查利益相关者需求(2022年10月);(3)NIST研究人员为确定计量研发的优先发展领域而进行了研究组合建议的统计分析(2022年11月)。

    通过利益相关者参与和内部项目收集的数据表明,半导体产业界、学术界和政府机构在半导体设计和制造价值链的所有阶段都需要更先进的计量,包括实验室的基础和应用研发、规模化的原型制作、工厂制造以及组装、封装和性能验证等阶段。NIST最终遴选确定出10项优先发展的重点领域清单,以解决美国微电子行业最亟需的计量技术。

    CHIPS研发计量计划的10项优先发展重点领域分为两类:

    1. 自动化、虚拟化和安全性,包括:(1)用于供应链信任和安全的先进计量;(2)先进模型的验证和确认;(3)下一代制造工艺的先进建模;(4)自动化、虚拟化和安全的标准;(5)设备和软件的互操作性标准。

    2. 下一代微电子技术的计量,包括:(1)先进材料和器件的计量;(2)纳米结构材料表征的计量;(3)先进测量服务;(4)针对3D结构及器件的先进计量;(5)先进封装的材料表征计量。

    为确保优先发展的重点领域和未来里程碑能够与高优先级的行业需求保持一致,CHIPS研发计量计划基于IEEE发布的两个微电子行业路线图——《异构集成路线图》(The Heterogeneous Integration Roadmap)和《国际器件与系统路线图》的计量章节(The International Roadmap for Devices and Systems, Metrology Chapter)进行了系统的全景评估。通过综合分析确定了影响当前和未来微电子计量利益相关者共同技术缺口和创新机会,并验证了CHIPS研发计量计划制定期间收集的数据。

    三、美国CHIPS研发计量计划工作展望

    展望未来,CHIPS研发计量计划的领导层将参考内外部利益相关者提供的意见,来进行预算制定和执行、项目优先级排序、项目规划和项目管理。保持外部参与仍将是CHIPS研发计量计划的主要重点,以加强沟通和推广方法,并收集对未来研发项目规划和实施有直接影响的意见。NIST将继续利用各种方法来引导利益相关者的参与,如虚拟研讨会、工作组会议、面对面活动、技术演示以及专注于商业化和技术转让的外部研究伙伴关系。此外,CHIPS研发计量计划还将通过社交媒体、NIST网站、新闻简报和主题邮件订阅等方式定期发布并更新研究进展和资助机会。

  • 原文来源:https://www.nist.gov/system/files/documents/2023/06/05/CHIPS_Metrology-Gaps-in-the-Semi-Ecosystem_0.pdf
相关报告
  • 《美国半导体产业协会发布《美国维持半导体设计领导地位的挑战日益严峻》报告》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2023-04-20
    • 据战略科技前沿微信公众号报道,2022年11月30日,美国半导体产业协会(SIA)联合波士顿咨询公司发布《美国维持半导体设计领导地位的挑战日益严峻》报告。半导体设计(包括硬件设计和软件设计)约占半导体行业研发投资和增值的一半。报告分析了美国半导体设计的市场领导地位赋予的多重优势,还指出美国继续捍卫其在设计领域的领导地位需要应对三个挑战,并建议美国加大政府投资以保证其在半导体设计领域的领先地位。 一、半导体设计领导地位赋予的多重优势 美国公司在半导体设计方面发挥了主导作用。迄今为止,美国已享受到世界领先的半导体设计带来的好处。截至2021年,半导体行业的46%的收入来自总部位于美国的设计公司活动,几乎是其他任何单个地区的2.5倍。美国在设计领域的市场领导地位在逻辑芯片领域最为明显,占该领域设计相关收入的64%;美国在设计领域的市场领导地位也扩展到分立、模拟和其他器件领域,美国公司在这些领域创造了37%的设计相关收入。美国只在存储芯片领域未占市场领先地位,韩国公司创造了该领域设计相关收入的59%。 半导体设计的市场领导地位具有多种优势,包括: 1. 创新的良性循环。设计领导力使美国公司能够吸引和培训外国人才。这支劳动力的贡献和创新产生的利润可以再投资于研发,反哺劳动力的持续扩张和未来创新。也就是说,设计领导力吸引全球人才并促进创新和再投资的循环。 2. 增强标准制定能力。在任何技术领域,标准都支持互操作性,并使公司能够更轻松地进行跨供应链协作。通常,设计领先的公司最先开发出需要标准的产品(如Wi-Fi、蓝牙和5G)。拥有许多领先设计公司的国家或地区将在制定和利用技术标准方面具有相对优势。 3. 加强国家安全。设计领导力在两个方面提供国家安全优势。首先,具有设计领先地位的国家或地区可以获得更先进的可以提高防御和武器系统效率的半导体芯片。其次,拥有设计领先地位的国家或地区可能面临较低的恶意篡改和供应链拦截风险,例如保护关键设计信息并实现设计IP的控制和可追溯性。 4. 提供高质量就业机会。设计领导力通过高工资支持高质量就业。2020年,从事半导体设计工作的美国工人的平均年收入为17万美元,而美国的年收入中位数约为5.6万美元。 5. 对相关行业原始设备制造商的优势。技术密集行业的原始设备制造商(OEMs)广泛依赖半导体设计来制造系统级产品。在共同的地理和文化背景下通常更容易协作,因此OEMs可以直接与市场领先的本土芯片设计团队合作并采用联合设计和系统级优化等实践来创造竞争优势。自动驾驶、智能手机、云计算、5G通信、医疗器械等行业的原始设备制造商从芯片设计领先优势中获益颇多。 二、美国捍卫半导体设计领域的领导地位面临的挑战 美国公司在设计相关收入的全球市场份额从2000年以来出现下降迹象,并从2015年的51%下降到2020年的46%。其他地区(尤其是韩国和中国)的本地设计能力正在增长。SIA分析表明,按照目前的发展轨迹,如果美国规划者不采取行动,美国公司设计相关收入份额到2030年可能会降至36%。 如果美国捍卫设计领域的领导地位并获得相关的下游利益,需要应对三个挑战。 1.设计研发投入上升。随着芯片变得越来越复杂,开发成本也在上升,尤其是先进制程芯片。从2006年到2020年,最新制程节点的芯片设计成本增加了18倍以上。美国私营部门在设计研发方面的投资比其他国家或地区的私营部门都多,但是世界各国政府都提供大量激励措施来促进先进设计,而美国公共部门在基础研究和直接税收激励方面的支持落后于其他国家或地区。在美国,半导体设计和研发投资中的公共投资份额为13%,而欧洲、日本、中国大陆地区、韩国和中国台湾地区的平均比例为30%。如果美国在设计和研发方面的公共投资与国际同行保持一致,包括对美国的先进设计和研发提供税收抵免等直接激励措施,将有助于确保美国设计领域的公平竞争环境。 2.设计人才供给减少。尽管当今世界上大多数半导体设计工程师都在美国,但美国半导体设计行业仍面临技术工人短缺的问题。按照目前的科技人员发展趋势,到2030年美国的设计人员将增加至6.6万人左右。然而,随着半导体市场的增长,维持美国目前的46%的市场份额需要约 8.9万名设计工程师,因此将存在约2.3万名左右的工程师缺口。公共和私营部门必须共同努力,鼓励更多的美国STEM毕业生进入半导体设计领域,并增加现有人才的保留率,鼓励有经验的设计师留在该领域或国家。此外,私营部门必须继续通过开发和部署新工具并优先考虑附加值最高的研发和设计领域来提高劳动生产力。 3. 开放的全球市场面临压力。美国设计公司长期以来受益于开放的全球市场,销售额是研发投资的最终资金来源。然而,随着地缘政治紧张局势的加剧,自由和开放的贸易受到关税、出口管制和产业政策等带来的挑战,同时也威胁着美国半导体企业进入全球市场,并使研发再投资面临风险。贸易限制对美国乃至全球的半导体行业产生了深远的负面影响,损害了所有参与者的利益。美国的出口限制使中国寻找半导体设计的替代来源,直接导致中国等非美国OEMs越来越多地转向本地设计,不断发展各国半导体设计生态系统。如果欧盟、印度、日本、韩国、中国大陆和其他地区越来越多地寻求将半导体价值链的元素本地化,那么庞大的全球市场将遭遇被规模较小的区域市场割裂的真正风险,从而损害所有国家参与者利益。 三、政策建议 为了保持设计领域的领先地位,美国必须拥有足够的私人和公共投资以及足够多的劳动力来维持市场份额,从而实现再投资的良性循环。如果不在这些方面采取行动,美国设计公司将在未来十年内因市场份额侵蚀而累计损失约4500亿美元的销售额。 未来十年,美国私营部门可能会投资4000亿至5000亿美元用于设计活动,包括研发和劳动力发展。为了在未来十年保持领先地位,美国需要补充公共部门投资,以加强美国本土半导体行业。此外,公共部门投资提供的杠杆作用将是巨大的。SIA分析认为,投资于设计和研发的每一美元公共资金都会吸引私营部门对设计和研发的额外投资,最终产生18至24美元的设计相关销售额。因此,到2030年,设计和研发方面约200亿至300亿美元的公共投资(通过设计税收激励可提供约150亿至200亿美元的公共投资),将在十年内产生约4500亿美元的设计相关销售额增量,同时还将支持约2.3万个设计工作岗位和13万个间接和衍生工作岗位,进而巩固美国在半导体设计领域的领导地位。
  • 《美国半导体产业协会发布《通过创新引领美国半导体研发》报告》

    • 来源专题:集成电路
    • 编译者:李衍
    • 发布时间:2022-11-10
    • 据战略前沿科技微信公众号报道,2022年10月27日,美国半导体产业协会(SIA)联合波士顿咨询集团(BCG)发布《通过创新引领美国半导体研发》报告(以下简称“报告”)。2022年8月颁布的美国《芯片和科学法案》(CHIPS and Science Act)提出,为扩大美国现有半导体研发组织的范围和影响,美国将创建国家半导体技术中心(NSTC)和国家先进封装制造计划(NAPMP)。报告呼吁NSTC和NAPMP通过投资“规模化路径研究、研究基础设施、开发基础设施、全栈协同创新、劳动力培养”五个关键领域来加强美国研发生态系统的能力。一、规模化路径研究NSTC和NAPMP应该帮助弥合早期研发和规模化生产之间的缺口,促进早期技术的转化和规模化,评估并投资美国产业界所需的早期技术。NSTC和NAPMP应建立和加强新兴领域的研发生态系统能力,面向5-15年后投产的技术开展研发和商业化,研发资金投入将包括核心半导体技术和封装技术两方面。核心半导体技术研发应该强调长期的、潜在的革命性的突破,包括材料、工艺、工具等方面的创新。这些创新领域包括:(1)用于逻辑、存储和模拟的先进架构,如:3D堆叠器件、单片式集成、以存储为中心的计算;(2)超越CMOS的先进材料,如:二维材料、先进功能材料、光子或神经形态等新计算范式材料、高压高功率材料、先进射频材料;(3)通用工艺,如:先进光刻技术、先进光源和极紫外改进、金属化工艺改进;(4)设计创新,如:面向更多应用的领域专用加速器、混合信号设计、智能和传感能力集成、安全设计;(4)工具改进,如:将人工智能集成到设计工具中并实现更高的设计抽象性、用于模拟和射频电路的高级工具、增强全栈优化和硬件软件协同设计的工具;(5)环境可持续性,如:全球升温潜能值(GWP)较低的工艺气体、光刻和其他化学品的环境改善和极低浓度检测及处理技术、自然资源(能源、水等)友好型制造工艺。先进封装技术应有助于解决半导体行业中短期挑战。相比于基础半导体材料和工艺进步,先进封装的规模化可以更快、更便宜,在NSTC和NAPMP成立的5-10年内(或更短时间内)产生商业影响。这些创新领域包括:(1)先进测试和验证能力,如:测试设计和数据分析以减少设计误差、测试自动化和AI/ML集成工具、模拟/射频/混合信号的测试;(2)异构集成,如:制定行业集成标准、Chiplet IP开发与获取、新型计算范式(光子、量子等)的集成方法;(3)先进封装和高密度互连(<100 μm I/O pitch),如:面板和晶圆级高带宽、低延迟高密度2.5D和3D堆叠和组装方法;混合键合、硅穿孔和先进中介层(interposer)工艺;提高器件寿命的先进热压缩键合;热管理以及减少串扰、噪声、寄生等;灵活且受约束的面积缩小封装;(4)工具改进,如:封装级协同设计工具;卓越的电、热、机械建模和设计工具;组装和对准自动化。二、研究基础设施&开发基础设施NSTC和NAPMP应在扩大、升级和提供研发基础设施方面发挥积极作用,促进基础设施或先进仿真和建模软件的使用。NSTC和NAPMP的设施投入应与研发优先事项保持一致,既不能平均分配,也不能集中在单一技术或地点,而应根据技术需求,在分布式利益和规模利益间权衡,以扩展和升级少数现有机构的独特能力及基础设施。具体而言,NSTC和NAPMP应尽可能利用现有基础设施和《美国芯片法案》提供的资金,并协调现有资源加快创新。这对于加速和扩大商业化的试点工作和原型设计尤为重要。NSTC和NAPMP应该通过提供原型制作和规模扩大,为有前途的技术建立转化路径。总体而言,NSTC和NAPMP应升级先进仿真或建模软件、样品验证等研究设施生态系统以及原型设计和先导中心、掩模设施等开发设施生态系统,并促进研究人员和初创企业对设施、工具和服务的访问。三、全栈式协同创新NSTC和NAPMP应通过召集公司解决复杂的技术问题来支持全栈式创新,并加速技术、工具和方法的开发。正如摩尔定律所描述的那样,随着开发和设计成本的上升,改进计算机技术的工程方法正在发生变化。半导体发展的下一个阶段需要整个计算堆栈的“全栈式”创新,从材料和设计到系统架构和软件进行全方面覆盖。例如,对云计算数据中心需求的快速增长,突显了对能够提供低功耗高性能计算的半导体的需求。满足此需求的下一代系统创新需要将先进材料、新的计算架构、封装、软件等方面的专业知识结合起来。“全栈式”创新很难,当前半导体公司往往高度专业化,没有一家公司拥有下一代计算技术“全栈式”创新所需的所有技能和资源。美国的研发生态系统目前缺乏协调不同组织、不同部门进行全栈式创新的机制。NSTC和NAPMP必须在整个行业内广泛合作,维持一个广泛且具有代表性的行业伙伴网络,建立多样化的研发技术和基础设施组合,以促进协同开发、协同优化和异构集成等领域创新。四、劳动力培养NSTC和NAPMP应该推动一系列计划,扩大美国半导体研发创新和劳动力规模及技能,以加强美国的研发生态系统和经济竞争力。半导体行业是研发密集型产业,依靠高技能劳动力进行研发创新。半导体设计、制造和价值链相关活动的高技能研发人员的供应不足可能会限制创新的步伐。与此同时,其他国家或地区正在积极吸引本国公民回国,并提供广泛的政策支持,以加强本国的研发生态系统。为扩大美国半导体研发劳动力,NSTC和NAPMP可实施的关键措施有:投资美国STEM教育(夏令营、奖学金等)、吸引STEM工作者进入半导体行业(学徒、实习、职业规划等)、授予灵活的工作签证、投资工人的再培训和技能提升、加速新员工的培育工作。