5月22日，湖南大学物理与微电子科学学院刘渊教授研究团队在学术期刊《自然》上发表研究成果，报道了一种在低温下实现基于二维范德华材料层压的单片式三维逐层集成工艺，为低能耗、高密度的三维异构集成的进一步发展奠定了研究基础。
三维集成是通过在垂直方向上将多个独立的芯片或功能层堆叠在一起的器件系统，实现逻辑、存储和传感等功能的垂直集成和协同工作，是集成电路领域后摩尔时代的重要技术路线。目前商用的三维集成主要是通过先进封装技术将多个芯片或者芯粒进行垂直堆叠和互联。单片式三维（M3D）集成则是直接在同一晶圆上依次集成多个器件层，通过将每一器件层直接制备在另一器件层之上，实现了多功能层的紧密垂直互连，进一步提高了器件互联密度和芯片性能。然而，热预算低是目前硅基M3D集成面临的主要挑战之一，上层工艺温度不能超过450°C，而硅晶体管通常需要在大于600?°C的更高温度下制造，这限制了M3D集成的进一步发展。因此，迫切需要探索新型半导体材料及其集成工艺，以实现未来的M3D集成。其中，二维（2D）半导体在M3D集成中展现出巨大潜力，其无悬浮键表面可在较高温度下预合成，然后在低于200°C的低温下进行物理转移，从而克服热预算限制并确保底层器件质量。但组装多层M3D芯片系统仍面临挑战，尤其是高温和高能工艺与二维晶格不兼容。因此，亟需开发一种低能耗的M3D工艺，既能保留2D材料特性，又能集成多个电路层。
基于以上发展挑战，湖南大学刘渊教授课题组研发出一种低温、无损的基于二维范德华（van der Waals）材料的M3D集成工艺方法。在该制备工艺中，研究人员首先将源极、漏极、栅电极、层内互连金属、高κ栅介电质、低κ层间介电层和层间垂直通孔等重要器件和电路组件预制备在牺牲晶圆上，然后在120°C的低温下通过范德华集成到半导体晶圆上。通过逐层集成范德华预制备电路层和半导体层，研究人员实现了垂直方向上具有10个电路层的M3D集成系统，而且没有影响底部的2D晶体管电学性能，从而克服了M3D集成的热预算限制。同时，研究人员还通过进一步集成不同功能的电路层，实现了逻辑、传感和存储互联的三维异质集成和协同工作。
