应用于DDR5的快速锁定低抖动延迟锁相环电路设计

出版社:中国科学院大学集成电路学院
出版年:2023
作者:易峰
资源类型:图书
细分类型:学位论文
相关推荐

应用于DDR数字延迟锁相环的时钟校正电路设计

  • 作者:马浩
  • 出版社:中国科学院大学集成电路学院
  • 出版年:2023

应用于DDR的全数字延迟锁定环电路设计与研究

  • 作者:王瑾伦
  • 出版社:中国科学院大学集成电路学院
  • 出版年:2023

锁相环(PLL)电路设计与应用

  • 作者:远坂俊昭
  • ISBN:7030165284
  • 出版社:科学出版社
  • 出版年:2006

低功耗低抖动锁相环时钟产生器研究与设计

  • 作者:杨锦城
  • 出版社:中国科学院半导体研究所
  • 出版年:2018

锁相环 (PLL) 电路设计与应用

  • 作者:(日) 远坂俊昭著
  • 出版社:科学出版社
  • 出版年:2006