意法半导体公司(ST Microelectronics）的科研人员在2019 IEEE 21ST ELECTRONICS PACKAGING TECHNOLOGY CONFERENCE (EPTC)发表论文“Enabling Wettable Flank Technology: Insights, Challenges and Perspectives”。 高可靠性应用中视觉可检测焊点的市场驱动力要求实施强健的Wettable Flank技术，其中，封装分离后暴露在封装边缘的铜终端可通过电镀暴露的铜来实现可焊性，以防止氧化并促进一致的可焊性。在此，我们介绍了在OFN平台上实现Wettable Flank技术所探索的各种技术。研究了浸锡工艺、超短脉冲激光烧蚀技术和激光引导表面响应式选择系统。介绍了与每种技术相关的产品创新和工艺开发活动，并确定了对其可制造性和可靠性的技术见解。更重要的是，报告了所遇到的挑战及其解决方案，为未来的产品开发提供了重要的经验教训。此外，评估结果强调了这些技术在实现OFN封装所需几何结构方面的潜力，并通过扩展实现封装边缘上视觉可检测的焊角的可能性。

做一款芯片最基本的环节是设计->流片->封装->测试，芯片成本构成一般为人力成本20%，流片40%，封装35%，测试5%【对于先进工艺，流片成本可能超过60%】。 测试其实是芯片各个环节中最“便宜”的一步，在这个每家公司都喊着“Cost Down”的激烈市场中，人力成本逐年攀升，晶圆厂和封装厂都在乙方市场中“叱咤风云”，唯独只有测试显得不那么难啃，Cost Down的算盘落到了测试的头上。 但仔细算算，测试省50%，总成本也只省2.5%，流片或封装省15%，测试就相当于免费了。 但测试是产品质量最后一关，若没有良好的测试，产品PPM【百万失效率】过高，退回或者赔偿都远远不是5%的成本能代表的。 芯片需要做哪些测试呢？ 主要分三大类： 芯片功能测试、性能测试、可靠性测试，芯片产品要上市三大测试缺一不可。 功能测试看芯片对不对 性能测试看芯片好不好 可靠性测试看芯片牢不牢 功能测试，是测试芯片的参数、指标、功能，用人话说就是看你十月怀胎生下来的宝贝是骡子是马拉出来遛遛。 性能测试，由于芯片在生产制造过程中，有无数可能的引入缺陷的步骤，即使是同一批晶圆和封装成品，芯片也各有好坏，所以需要进行筛选，人话说就是鸡蛋里挑石头，把“石头”芯片丢掉。 可靠性测试，芯片通过了功能与性能测试，得到了好的芯片，但是芯片会不会被冬天里最讨厌的静电弄坏，在雷雨天、三伏天、风雪天能否正常工作，以及芯片能用一个月、一年还是十年等等，这些都要通过可靠性测试进行评估。 那要实现这些测试，我们有哪些手段呢？ 测试方法： 板级测试、晶圆CP测试、封装后成品FT测试、系统级SLT测试、可靠性测试，多策并举。 板级测试，主要应用于功能测试，使用PCB板+芯片搭建一个“模拟”的芯片工作环境，把芯片的接口都引出，检测芯片的功能，或者在各种严苛环境下看芯片能否正常工作。 需要应用的设备主要是仪器仪表，需要制作的主要是EVB评估板。 晶圆CP测试，常应用于功能测试与性能测试中，了解芯片功能是否正常，以及筛掉芯片晶圆中的故障芯片。 CP【Chip Probing】顾名思义就是用探针【Probe】来扎Wafer上的芯片，把各类信号输入进芯片，把芯片输出响应抓取并进行比较和计算，也有一些特殊的场景会用来配置调整芯片【Trim】。 需要应用的设备主要是自动测试设备【ATE】+探针台【Prober】+仪器仪表，需要制作的硬件是探针卡【Probe Card】。 封装后成品FT测试，常应用与功能测试、性能测试和可靠性测试中，检查芯片功能是否正常，以及封装过程中是否有缺陷产生，并且帮助在可靠性测试中用来检测经过“火雪雷电”之后的芯片是不是还能工作。 需要应用的设备主要是自动测试设备【ATE】+机械臂【Handler】+仪器仪表，需要制作的硬件是测试板【Loadboard】+测试插座【Socket】等。 系统级SLT测试，常应用于功能测试、性能测试和可靠性测试中，常常作为成品FT测试的补充而存在，顾名思义就是在一个系统环境下进行测试，就是把芯片放到它正常工作的环境中运行功能来检测其好坏，缺点是只能覆盖一部分的功能，覆盖率较低所以一般是FT的补充手段。 需要应用的设备主要是机械臂【Handler】，需要制作的硬件是系统板【System Board】+测试插座【Socket】。 可靠性测试，主要就是针对芯片施加各种苛刻环境，比如ESD静电，就是模拟人体或者模拟工业体去给芯片加瞬间大电压。 再比如老化HTOL【High Temperature Operating Life】，就是在高温下加速芯片老化，然后估算芯片寿命。 还有HAST【Highly Accelerated Stress Test】测试芯片封装的耐湿能力，待测产品被置于严苛的温度、湿度及压力下测试，湿气是否会沿者胶体或胶体与导线架之接口渗入封装体从而损坏芯片。 当然还有很多很多手段，不一而足，未来专栏讲解。 测试类别与测试手段关系图 总结与展望 芯片测试绝不是一个简单的鸡蛋里挑石头，不仅仅是“挑剔”“严苛”就可以，还需要全流程的控制与参与。 从芯片设计开始，就应考虑到如何测试，是否应添加DFT【Design for Test】设计，是否可以通过设计功能自测试【FuncBIST】减少对外围电路和测试设备的依赖。 在芯片开启验证的时候，就应考虑最终出具的测试向量，应把验证的Test Bench按照基于周期【Cycle base】的方式来写，这样生成的向量也更容易转换和避免数据遗漏等等。 在芯片流片Tapout阶段，芯片测试的方案就应制定完毕，ATE测试的程序开发与CP/FT硬件制作同步执行，确保芯片从晶圆产线下来就开启调试，把芯片开发周期极大的缩短。 最终进入量产阶段测试就更重要了，如何去监督控制测试良率，如何应对客诉和PPM低的情况，如何持续的优化测试流程，提升测试程序效率，缩减测试时间，降低测试成本等等等等。 所以说芯片测试不仅仅是成本的问题，其实是质量+效率+成本的平衡艺术！

摩尔定律的延伸受到物理极限、巨额资金投入等多重压力，迫切需要别开蹊径延续工艺进步。而通过先进封装集成技术，可以更轻松地实现高密度集成、体积微型化和更低的成本。封装行业将在集成电路整体系统整合中扮演更重要的角色，也将对产业的格局形成更多影响。随着先进封装的推进，集成电路产业将展现出一些新的发展趋势，有先进封装的集成电路产业样貎将会有所不同。 先进封装增速远超传统封装 当前社会正处于新技术与新应用全面爆发的背景下，移动设备、大数据、人工智能、5G通信、高性能计算、物联网、智能汽车、智能工业等快速发展。这些技术与应用必将对底层芯片技术产生新的需求。据麦姆斯咨询的介绍，支持这些新兴大趋势的电子硬件需要高计算能力、高速度、更多带宽、低延迟、低功耗、更多功能、更多内存、系统级集成、更精密的传感器，以及最重要的低成本。这些新兴趋势将为各种封装平台创造商机，而先进封装技术是满足各种性能要求和复杂异构集成需求的理想选择。 目前来看，扇出型封装(FOWLP/)、系统级封装(SiP)、3D封装是最受关注的三种先进封装技术。扇出型封装是晶圆级封装中的一种，相对于传统封装具有不需要引线框、基板等介质的特点，因此可以实现更轻薄短小的封装。根据IC Insight预计，在未来数年之内，利用扇出型封装技术生产的芯片，每年将以32%的增长率持续扩大，2023年扇出型封装市场规模将超过55亿美元。 系统级封装可以将一个或多个IC芯片及被动元件整合在一个模块中，从而实现具有完整功能的电路集成，它也可以降低成本，缩短上市时间，同时克服了SoC中诸如工艺兼容、信号混合、噪声干扰、电磁干扰等难题。 3D封装通过晶圆级互连技术实现芯片间的高密度封装，可以有效满足高功能芯片超轻、超薄、高性能、低功耗及低成本的需求，被大多半导体厂商认为是最具有潜力的封装方法。 总之，在市场需求的带动下，越来越多先进封装技术被开发出来，先进封装的市场占比将会进一步扩大。统计数据显示，从2017年到2023年，整个半导体封装市场的营收将以5.2%的年复合增长率增长，而先进封装市场将以7%的年复合增长率增长，市场规模到2023年将增长至390亿美元，传统封装市场的复合年增长率则低于3.3%。 展现三大发展趋势 随着先进封装技术的发展以及市场规模的扩大，其对于整个集成电路产业结构将产生越来越大的影响。首先是中段工艺的出现并逐渐形成规模。随着传统封装技术向先进封装过渡，有别于传统封装技术的凸块(Bumping)、再布线(RDL)、硅通孔(TSV)等中段工艺被开发出来，并且开始发挥重要作用。中芯长电半导体首席执行官崔东表示，仅靠缩小线宽的办法已经无法同时满足性能、功耗、面积，以及信号传输速度等多方面的要求，因此半导体企业开始把注意力放在系统集成层面来寻找解决方案，也就是通过先进的硅片级封装技术，把不同工艺技术代的裸芯封装在一个硅片级的系统里，兼顾性能、功耗和传输速度的要求。这就产生了在硅片级进行芯片之间互联的需要，进而产生了凸块、再布线、硅通孔等中段工艺。而中段硅片加工的出现，也打破了前后段芯片加工的传统分工方式。 其次，制造与封装将形成新的竞合关系。由于先进封装带来的中段工艺，封测业和晶圆制造业有了更紧密的联系，在带来发展机遇的同时，也面临着新的挑战。中段封装的崛起必然挤压晶圆制造或者封装测试业的份额。有迹象表明，部分晶圆厂已加大在中段封装工艺上的布局。晶圆厂有着技术和资本的领先优势，将对封测厂形成较大的竞争压力。传统封测厂较晶圆制造业相比属于轻资产，引入中段工艺后，设备资产比重较传统封装大大增加，封测业的先进技术研发和扩产将面临较大的资金压力。 最后，推动集成电路整体实力的提升。后摩尔时代的集成电路产业更强调产业链的紧密合作，强化产业链上下游之间的内在联系，要求各个环节不再是割裂地单独进行生产加工，而是要求从系统设计、产品设计、前段工艺技术和封测各个环节开展更加紧密的合作。企业对于先进封装业务的竞争，最终还需表现为产业链之间综合实力的竞争。 中国应加快虚拟IDM生态链建设 近几年中国集成电路封测产业实现了高速发展，有了长足的进步，然而国内集成电路封测产业链整体技术水平不高也是不争的事实。半导体专家莫大康认为，中国现在非常重视集成电路产业，推动先进封装业的发展就是非常必要的了。中国的封装测试是集成电路三业(设计、制造、封测)中起步最早的，与国际水平差距也比较小，因此完全有能力发展起来。 华进半导体总经理曹立强在近日的演讲中再次提出，推动国内“EDA软件—芯片设计—芯片制造—芯片封测—整机应用”集成电路产业链虚拟IDM生态链的建设，以市场需求牵引我国集成电路封测产业快速发展。集成电路的竞争最终会表现为产业链之间综合实力的竞争，先进封装的发展需要从工艺、设备和材料等方面的协同。 在新的技术趋势和竞争环境下，集成电路产业越来越表现为产业链整体实力的竞争。过去几年，国际半导体制造公司纷纷加大力度向先进工艺挺进，在持续大规模资本投入扩建产能的带动下，一些半导体制造大厂同样具备了完整的先进封装制造能力。 应对这样的产业形势，曹立强指出，重点在于突破一些关键性技术，如高密度封装关键工艺、三维封装关键技术、多功能芯片叠层集成关键技术、系统级封装关键技术等。建设立足应用、重在转化、多功能、高起点的虚拟IDM产业链，解决集成电路产业领域的关键技术，突破技术瓶颈。

当今世界以互联网、大数据、人工智能为代表的新一代信息技术蓬勃发展。集成电路产业作为现代信息产业的基础和核心产业之一，是关系国民经济和社会发展全局的基础性、先导性和战略性产业。面对世界级的产业发展机遇，杭州正聚焦打造全国数字经济第一城，以集成电路设计业为核心，坚持“整机应用牵引，设计带动制造”的理念发展集成电路产业，现已涵盖设计、制造、封测、材料和装备等全产业链领域。 产业变革中瞄准战略核心产业 伴随着新一轮以信息化、智能化为核心的产业革命所带来的生产方式和生活方式的变革，世界范围内对芯片技术要求不断提升，数量需求不断增加。因广阔的发展空间和巨大的市场潜力，集成电路产业已成为各国制造业抢占未来战略竞争优势的核心产业。据WSTS(世界半导体贸易统计)发布的数据，2018年全球半导体市场规模为4780亿美元，其中集成电路4016亿美元。预计到2021年，全球集成电路产业规模将达到5000亿美元。 早在2013年，习近平总书记曾经批示：“要将芯片产业作为战略性新兴产业，紧抓不放，实现赶超”。2018年，李克强总理在《政府工作报告》中，也将集成电路放在实体经济发展的第一位。 杭州是最早的8个国家集成电路设计产业化基地之一，经科技部批准于2001年10月成立。经过多年发展，杭州集成电路产业在设计、晶圆制造、封装测试、新型半导体材料和高端大直径单晶硅片大生产线建设、电子化学品生产等领域，都相继上马了一批重大固定资产投资和技术改造项目。 凭借积累的产业基础和资源优势，杭州已形成比较完整的集成电路产业链，尤其是在芯片特色工艺制造、特殊工艺集成电路设计制造一体化等方面在全国具有较强的优势与综合竞争力，已拥有5条芯片制造生产线。面对产业发展机遇，杭州在不断完善自身实力的同时，也将更有信心参与到国际竞争中。 聚焦设计杭州城核心区域 中国集成电路市场需求接近全球1/3，但产值却不足全球10%。2018年，中国进口集成电路4175.7亿个，总金额20584.1亿元（人民币，下同），占中国进口总额的14.6%。同年，中国集成电路产业产值约6648.7亿元，产量为1739.5亿块。预计到2021年，中国集成电路产业总营收将超过8000亿元。 目前，在集成电路产业的设计、制造和封装测试这三大领域中，集成电路设计业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品，兼具技术密集型、人才密集型、资金密集型等特征。2018年中国集成电路设计产业销售为2576.96亿元。 可以说，集成电路设计产业是整个集成电路产业的智慧中枢。杭州作为浙江省集成电路产业的核心区域，以集成电路设计业为发展核心。全省80%以上的设计企业和90%以上的设计业务收入集中在杭州。2018年杭州集成电路设计产业产值达118.34亿元，增速达57.56%。杭州在嵌入式CPU、微波毫米波射频集成电路、数字音视频等集成电路设计细分领域已经处于中国领先水平，拥有士兰微、国芯科技、晟元、中天微等知名企业。其中杭州士兰微电子股份有限公司是国内唯一一家集成电路芯片设计与制造一体化企业。杭州中天微系统公司是国内唯一一家自主知识产权32位嵌入式CPU供应商。 政府支持“芯火”平台聚势 此外，集成电路行业是一个非常需要政府支持引领的产业。2017年9月，杭州发布的《杭州市集成电路产业发展规划》指出，杭州将以集成电路设计业为突破口和主要抓手，打造自主“芯片—软件—整机—系统—信息服务”产业链协同格局，打造从IP、芯片到整机服务的自主技术生态。到2020年底，杭州市集成电路产业主营业务收入力争达到500亿元。2017年12月，浙江省政府出台的《关于加快集成电路产业发展的实施意见》指出，建设以杭州为轴心，北以嘉兴、南以宁波和绍兴为两翼的集成电路设计业金三角。 除省市两级的政策利好，国家层面也在大力扶持杭州的集成电路产业。2018年3月，全国第五家国家“芯火”双创基地（平台）落地杭州。杭州国家“芯火”平台将在原浙江省集成电路设计公共技术平台的基础上，进一步提升技术服务和产业孵化能力，建成立足杭州、覆盖浙江、辐射周边的集成电路产业创新创业服务平台。为此，在当年7月杭州印发了《进一步鼓励集成电路产业加快发展专项政策》，内容包括扶持重点项目、企业，统筹安排各级专项资金、鼓励金融机构给予信贷优惠等。 如今，在政府、企业、院校等多方的共同努力下，杭州的集成电路产业取得了累累硕果，特别是集成电路设计业在全国范围内已经形成较大影响力。杭州蕴藏的无限潜力和动能，能够带来裂变式效应，相信很快就能显现。

集成电路封测信息主题